

# 内置 EEPROM 增强型 8-bit Flash 小封装单片机

# HT66F03/HT66F04 HT68F03/HT68F04

版本 V1.70 日期: 2023/04/21



# 目 录

目 录	<b></b> ]
特性	
概述	
选型表	
方框图	
引脚图	3
引脚说明	
极限参数	8
直流电气特性	8
交流电气特性	12
ADC 特性	13
比较器电气特性	
上电复位特性	15
BANDGAP 参考电压 (V <sub>BG</sub> ) 特性曲线	15
Vol. 与 Iol 过温特性曲线 (Vpp=3.0V/5.0V)	16
Von 与 Ion 过温特性曲线 (Vdd=3.0V/5.0V)	
系统结构	18
时序和流水线结构	18
程序计数器	
堆栈	
FLASH 程序存储器	<b>2</b> 1
结构	21
特殊向量	
查表 查表范例	
在线编程	
数据存储器	24
结构	24
特殊功能寄存器	26
间接寻址寄存器 — IAR0,IAR1	26
间接寻址指针 — MP0,MP1	
存储区指针-BP 累加器-ACC	
程序计数器低字节寄存器-PCL	



	月 承
状态寄存器-STATUS	27
EEPROM 数据寄存器	29
EEPROM 数据寄存器结构	
EEPROM 寄存器	
从 EEPROM 中读取数据	
グ EEPROM 中 英 収 致 招 写 数 据 到 EEPROM	
与	
ラ 床が EEPROM 中断	
编程注意事项	
振荡器	
振荡器概述	
系统时钟配置	
外部晶体/陶瓷振荡器 HXT	
外部 RC 振荡器 ERC	
内部 RC 振荡器 HIRC	
外部 32.768ĸHz 晶体振荡器 LXT	
LXT 振荡器低功耗功能	
内部 32KHz 振荡器 LIRC	
辅助振荡器	
工作模式和系统时钟	
系统时钟	277
系统工作模式	
宏统工作模式	
快速唤醒	
工作模式切换和唤醒	
正常模式切换到低速模式	
低速模式切换到正常模式	
进入休眠模式 0	
进入休眠模式 1	
进入空闲模式 0	
进入空闲模式 1	42
静态电流的注意事项	
唤醒	
编程注意事项	
看门狗定时器	
看门狗定时器时钟源	15
看门狗定时器控制寄存器	
看门狗定时器操作	
复位和初始化	
复位功能	
复位初能	
输入/输出端口	
上拉电阻	
工	
输入/输出端口控制寄存器	58



	Ħ	求
引脚重置功能		58
引脚重置寄存器		58
输入/输出引脚结构		59
编程注意事项		60
定时器模块 – TM	•••••	61
简介		61
TM 操作		
TM 时钟源		
TM 中断		61
TM 外部引脚		62
编程注意事项		62
简易型 TM		63
简易型 TM 操作		63
间勿至 TM 保作		
简易型 TM 工作模式		
比较匹配输出模式		
定时/计数器模式		
PWM 输出模式		
标准型 TM – STM		
标准型 TM 操作		
标准型 TM 寄存器介绍		
标准型 TM 工作模式		
比较匹配输出模式		
定时/计数器模式		
PWM 输出模式		
单脉冲模式		83
捕捉输入模式		
增强型 TM - ETM	•••••	86
增强型 TM 操作		86
增强型 TM 寄存器介绍		
增强型 TM 工作模式		
比较匹配输出模式		
定时/计数器模式		
PWM 输出模式		
捕捉输入模式		
A/D 转换器		106
A/D 简介		106
A/D 转换寄存器介绍		
A/D 转换器数据寄存器 – ADRL,ADRH		
A/D 转换控制寄存器 – ADCR0,ADCR1,ACERL		107
A/D 操作		109
A/D 输入引脚		.110
A/D 转换步骤		.110
编程注意事项		.111
A/D 转拖功能		111



	月 求
A/D 转换应用范例	112
比较器	114
比较器操作	11.4
比较器寄存器	
比较器中断	
编程注意事项	
中断	116
中断寄存器	116
中断操作	
外部中断	
比较器中断	
多功能中断	
A/D 转换器中断	
时基中断	
EEPROM 中断	
LVD 中断	
TM 中断	
中断唤醒功能	
编程注意事项	
低电压检测-LVD	
LVD 寄存器	128
LVD 操作	
配置选项	
应用电路	131
HT66F03/HT66F04	
HT68F03/ HT68F04	
指令集	132
简介	
指令周期	
数据的传送	
算术运算	
逻辑和移位运算	
分支和控制转换	
位运算	
查表运算	
其它运算	
指令集概要	
惯例	
指令定义	
封装信息	146
10-PIN MSOP 外形尺寸	146
16-PIN NSOP (150MIL)外形尺寸	



## HT66F03/HT66F04/HT68F03/HT68F04 內置EEPROM 增强型八位 Flash 小封装单片机

## 注意,规格中提到的 HT68F04 产品已终止,目前不再使用。

### 特性

#### CPU 特性

• 工作电压:

 $f_{SYS}=8MHz$ : 2.2V $\sim$ 5.5V  $f_{SYS}=12MHz$ : 2.7V $\sim$ 5.5V  $f_{SYS}=20MHz$ : 4.5V $\sim$ 5.5V

- V<sub>DD</sub>=5V,系统时钟为20MHz时,指令周期 为0.2μs
- 提供省电模式和唤醒功能,以降低功耗
- 五种振荡模式:
   外部晶振 -- HXT
   外部 32.768kHz 晶振 -- LXT
   外部 RC -- ERC
   内部 RC -- HIRC, 无需外接元件
   内部 32kHz RC -- LIRC, 无需外接元件
- 多种工作模式:正常、低速、空闲和休眠
- 内部集成 4MHz, 8MHz 和 12MHz 振荡器, 无需外接元件
- 所有指令都可在1或2个指令周期内完成
- 查表指令
- 63 条指令

- 多达 8 层堆栈
- 位操作指令

#### 周边特性

- Flash 程序存储: 1K×14~2K×15
- RAM 数据存储: 64×8∼96×8
- EEPROM 存储器: 64×8
- 看门狗定时器功能
- 多达 8 个双向 I/O 口
- 外部中断口与输入/输出引脚共用
- 多个定时器模块用于时间测量、捕捉输入、 比较匹配输出、PWM 输出及单脉冲输出
- 比较器功能
- 双时基功能,可提供固定时间的中断信号
- 多通道 12 位分辨精度的 A/D 转换器
- 低电压复位功能
- 低电压检测功能
- 封装类型: 10-pin MSOP、16-pin NSOP

Rev.1.60 2012-11-28



### 概述

HT6xF0x 单片机是一款具有 8 位高性能精简指令集的 Flash 单片机。该系列单片机具有很多功能和特性,其 Flash 存储器可多次编程的特性给用户提供了极大的方便。存储器方面,还包含了一个RAM 数据存储器和一个可用于存储序号、校准数据等非易失性数据的 EEPROM 存储器。

在模拟特性方面,该系列单片机包含一个多通道 12 位 A/D 转换器和比较器功能。还带有多个使用灵活的定时器模块,可提供定时功能、脉冲产生功能及 PWM 产生功能。内部看门狗定时器、低电压复位和低电压检测等内部保护特性,外加优秀的抗干扰和 ESD 保护性能,确保单片机在恶劣的电磁干扰环境下可靠地运行。

这系列单片机提供了丰富的 HXT、LXT、ERC、HIRC 和 LIRC 振荡器功能选项,且内建完整的系统振荡器,无需外接元件。其在不同工作模式之间动态切换的能力,为用户提供了一个优化单片机操作和减少功耗的手段。

外加时基功能、I/O 使用灵活等其它特性,使这系列单片机可以广泛应用于各种产品中,例如电子测量仪器、环境监控、手持式测量工具、家庭应用、电子控制工具、马达控制等方面。

### 选型表


对此系列的芯片而言,大多数的特性参数都是一样的。主要差异在于存储器的容量、TM 特性、堆栈层数以及是否内建 A/D 转换器。下表列出了各单片机的主要特性。

型号	VDD	ROM	RAM	EEPROM	I/O	Ext. Int.	A/D	TM 模块	Comp.	堆栈	封装形式
HT66F03	2.2V~5.5V	1K×14	64 ×8	64×8	8	1	12-bit×4	10-bit CTM×1 10-bit STM×1	1	4	10MSOP 16NSOP
HT66F04	2.2V~5.5V	2K×15	96×8	64×8	8	1	12-bit×4	10-bit CTM×1 10-bit ETM×1 10-bit STM×1	1	8	10MSOP 16NSOP
HT68F03	2.2V~5.5V	1K×14	64 ×8	64×8	8	1		10-bit CTM×1 10-bit STM×1	1	4	10MSOP 16NSOP
HT68F04	2.2V~5.5V	2K×15	96×8	64×8	8	1	_	10-bit CTM×1 10-bit STM×1	1	8	10MSOP 16NSOP


Rev. 1.70 22023-04-21



## 方框图




## 引脚图



Rev.1.70 32023-04-21





注: 1、括号内的引脚为可编程改变位置的引脚。

- 2、若共用脚同时有多种输出,"/"号右侧的引脚名具有更高的优先级。
- 3、VDD&AVDD 指的是 VDD 和 AVDD 为同一个引脚。

Rev. 1.70 42023-04-21



### 引脚说明

除了电源引脚外,该系列单片机的所有引脚都以它们的端口名称进行标注,例如 PA0、PA1等,用于描述这些引脚的数字输入/输出功能。然而,这些引脚也与其它功能共用,如模数转换器等。每个引脚的功能如下表所述,而引脚配置的详细内容见规格书其它章节。

#### HT66F03

引脚名称	功能	OP	I/T	O/T	共用引脚映射
PA0~ PA7	端口A	PAWU Papu	ST	CMOS	
AN0~AN3	ADC 输入	ACERL	AN	_	PA0~PA3
VREF	ADC 参考输入	ADCR1	AN	_	PA1
C-	   比较器输入		AN		PA1
C+	104人的 111/1	CPC	AN	_	PA0
CX	比较器输出		_	CMOS	PA2
TCK0	TM0 输入	PRM	ST		PA4、PA6 或 PA7
TCK1	TM1 输入	PRM	ST		PA3 或 PA7
TP0	TM0 输入/输出	PRM	ST	CMOS	PA3、PA5 或 PA2
TP1	TM1 输入/输出	PRM	ST	CMOS	PA4、PA6 或 PA7
INT	外部中断	PRM	ST		PA3 或 PA7
OSC1	HXT/ERC/LXT 脚	CO	HXT/LXT		PA6
OSC2	HXT/LXT 脚	CO	_	HXT/LXT	PA5
RES	复位输入	СО	ST	_	PA7
VDD	电源电压*	_	PWR	_	_
AVDD	ADC 电源电压*	_	PWR	_	_
VSS	地**	_	PWR	_	_
AVSS	ADC 地**		PWR		_

注: I/T: 输入类型; O/T: 输出类型

OP: 通过配置选项(CO)或寄存器选项来设置 PWR: 电源; CO: 配置选项; ST: 斯密特触发输入

CMOS: CMOS 输出; AN: 模拟输入脚

HXT: 高速晶体振荡器 LXT: 低速晶体振荡器

\*: VDD 是单片机电源电压,而 AVDD 是 ADC 电源电压。AVDD 与 VDD 在内部是同一个引脚。

\*\*: VSS 是单片机地引脚,而 AVSS 是 ADC 地引脚。AVSS 与 VSS 在内部是同一个引脚。

Rev.1.70 52023-04-21



#### HT66F04

引脚名称	功能	OP	I/T	O/T	共用引脚映射
PA0∼ PA7	端口A	PAWU Papu	ST	CMOS	_
AN0~AN3	ADC 输入	ACERL	AN	_	PA0~PA3
VREF	ADC 参考输入	ADCR1	AN	_	PA1
C-	   比较器输入		AN	_	PA1
C+	1 比拟	CPC	AN	_	PA0
CX	比较器输出		_	CMOS	PA2
TCK0	TM0 输入	PRM	ST	_	PA4、PA6 或 PA7
TCK1	TM1 输入	PRM	ST	_	PA3 或 PA7
TCK2	TM2 输入	PRM	ST		PA3、PA5 或 PA2
TP0	TM0 输入/输出	PRM	ST	CMOS	PA3、PA5 或 PA2
TP1	TM1 输入/输出	PRM	ST	CMOS	PA4、PA6 或 PA7
TP2A	TM2 输入/输出	PRM	ST	CMOS	PA6、PA1 或 PA7
TP2B	I IVIZ	PRM	51	CMOS	PA5、PA0 或 PA2
INT	外部中断	PRM	ST	_	PA3 或 PA7
OSC1	HXT/ERC/LXT 脚	СО	HXT/LXT	_	PA6
OSC2	HXT/LXT 脚	СО	_	HXT/LXT	PA5
RES	复位输入	СО	ST	_	PA7
VDD	电源电压*		PWR	_	_
AVDD	ADC 电源电压*	_	PWR	_	_
VSS	地**	_	PWR	_	_
AVSS	ADC 地**		PWR		_

注: I/T: 输入类型; O/T: 输出类型

OP: 通过配置选项(CO)或寄存器选项来设置PWR: 电源; CO: 配置选项; ST: 斯密特触发输入

CMOS: CMOS 输出; AN: 模拟输入脚

HXT: 高速晶体振荡器 LXT: 低速晶体振荡器

\*: VDD 是单片机电源电压,而 AVDD 是 ADC 电源电压。AVDD 与 VDD 在内部是同一个引脚。

\*\*: VSS 是单片机地引脚,而 AVSS 是 ADC 地引脚。AVSS 与 VSS 在内部是同一个引脚。

Rev.1.70 62023-04-21



#### HT68F03/HT68F04

引脚名称	功能	OP	I/T	O/T	共用引脚映射
PA0~PA7	端口A	PAWU Papu	ST	CMOS	_
C-	比较器输入		AN	_	PA1
C+	1 比拟命制八	CPC	AN	_	PA0
CX	比较器输出			CMOS	PA2
TCK0	TM0 输入	PRM	ST	_	PA 4、PA6 或 PA7
TCK1	TM1 输入	PRM	ST	_	PA3 或 PA7
TP0	TM0 输入/输出	PRM	ST	CMOS	PA3、PA5 或 PA2
TP1	TM1 输入/输出	PRM	ST	CMOS	PA 4、PA6 或 PA7
INT	外部中断	PRM	ST	_	PA3 或 PA7
OSC1	HXT/ERC/LXT 脚	СО	HXT/LXT	_	PA6
OSC2	HXT/LXT 脚	CO	_	HXT/LXT	PA5
RES	复位输入	СО	ST	_	PA7
VDD	电源电压	_	PWR	_	_
VSS	地	_	PWR	_	_

注: I/T: 输入类型; O/T: 输出类型

OP: 通过配置选项(CO)或寄存器选项来设置 PWR: 电源; CO: 配置选项; ST: 斯密特触发输入

CMOS: CMOS 输出 HXT: 高速晶体振荡器 LXT: 低速晶体振荡器

Rev.1.70 72023-04-21



## 极限参数

电源供应电压	$V_{SS}$ -0.3 $V$ ~ $V_{SS}$ +6.0 $V$	储存温度	50°C~125°C
端口输入电压	$V_{SS}$ -0.3 $V$ ~ $V_{DD}$ +0.3 $V$	工作温度	60°C∼150°C
I <sub>OL</sub> 总电流	80mA	I <sub>OH</sub> 总电流	80mA
总功耗	500mW		

注:这里只强调额定功率,超过极限参数所规定的范围将对芯片造成损害,无法预期芯片在上述标示范围外的工作状态,而且若长期在标示范围外的条件下工作,可能影响芯片的可靠性。

## 直流电气特性

Ta=25℃

符号	   参数	V <sub>DD</sub> 条件		最小	典型	最大	单位
111 2	<b>少</b> 纵			取小	<del>八</del> 至	取八	平位
	   工作电压		f <sub>SYS</sub> =8MHz	2.2		5.5	V
$V_{DD}$	上作中広   (HXT, ERC, HIRC)	_	f <sub>SYS</sub> =12MHz	2.7		5.5	V
	(IDVI, ERC, IIIC)		$f_{SYS}=20MHz$	4.5		5.5	V
		3V	无负载,f <sub>H</sub> =8MHz,		1.0	1.5	mA
		5V	ADC off,WDT 使能		2.5	4.0	mA
		3V	无负载,f <sub>H</sub> =10MHz,	_	1.2	2.0	mA
		5V	ADC off,WDT 使能	_	2.8	4.5	mA
т	   工作电流(HXT)	3V	无负载,f <sub>H</sub> =12MHz,	_	1.5	2.5	mA
$I_{DD1}$	$(f_{SYS}=f_H, f_S=f_{SUB}=f_{LIRC})$	5V	ADC off,WDT 使能	_	3.5	5.5	mA
		3V	无负载,f <sub>H</sub> =16MHz,	_	2.0	3.0	mA
		5V	ADC off,WDT 使能	_	4.5	7.0	mA
		5V	无负载,f <sub>H</sub> =20MHz, ADC off,WDT 使能	_	5.5	8.5	mA
		3V	无负载,f <sub>H</sub> =6MHz,	_	0.9	1.5	mA
		5V	ADC off, WDT 使能	_	2.0	3.0	mA
		3V	无负载,f <sub>H</sub> =8MHz,	=	1.2	2.0	mA
т	   工作电流(ERC)	5V	ADC off,WDT 使能	_	2.8	4.5	mA
$I_{\mathrm{DD2}}$	$(f_{SYS}=f_H, f_S=f_{SUB}=f_{LIRC})$	3V	无负载,f <sub>H</sub> =12MHz,	_	1.8	3.0	mA
		5V	ADC off, WDT 使能	_	4.0	6.0	mA
		5V	无负载,f <sub>H</sub> =16MHz, ADC off,WDT 使能	_	5.0	7.5	mA
$I_{DD3}$	工作电流(HIRC)	3V	无负载,f <sub>H</sub> =4MHz,		0.7	1.2	mA

Rev.1.70 82023-04-21



<b>然</b> . 旦.	<b>会</b> 粉	测试条件		具小	####	且士	X A:
符号	参数	V <sub>DD</sub>	条件	最小	典型	最大	単位
	$(f_{SYS}=f_H, f_S=f_{SUB}=f_{LXT}$ 或 $f_{LIRC})$	5V	ADC off,WDT 使能	_	1.5	2.5	mA
	ILIRC)	3V	3V 无负载, f <sub>H</sub> =8MHz,	_	1.2	2.0	mA
		5V	ADC off,WDT 使能	_	2.8	4.5	mA
		3V	无负载,f <sub>H</sub> =12MHz,		1.8	3.0	mA
		5V	ADC off,WDT 使能		4.0	6.0	mA
		3V	无负载,f <sub>H</sub> =12MHz, f <sub>L</sub> =f <sub>H</sub> /2, ADC off,		0.90	1.50	mA
		5V	WDT 使能	_	2.50	3.75	mA
		3V	无负载,f <sub>H</sub> =12MHz, f <sub>L</sub> =f <sub>H</sub> /4, ADC off,	—	0.70	1.00	mA
		5V	WDT 使能	_	2.00	3.00	mA
		3V	无负载,f <sub>H</sub> =12MHz, f <sub>L</sub> =f <sub>H</sub> /8, ADC off,	_	0.60	0.90	mA
I	工作电流(HXT)	5V	WDT 使能	-	1.60	2.40	mA
$I_{DD4}$	$(f_{SYS}=f_L, f_S=f_{SUB}=f_{LIRC})$	3V	无负载,f <sub>H</sub> =12MHz, f <sub>L</sub> =f <sub>H</sub> /16,ADC off,		0.50	0.75	mA
		5V	WDT 使能		1.50	2.25	mA
		3V	无负载,f <sub>H</sub> =12MHz,	_	0.49	0.74	mA
		5V	f <sub>L</sub> =f <sub>H</sub> /32,ADC off, WDT 使能	_	1.45	2.18	mA
		3V	无负载,f <sub>H</sub> =12MHz,	_	0.47	0.71	mA
		5V	f <sub>L</sub> =f <sub>H</sub> /64, ADC off, WDT 使能		1.40	2.10	mA
		3V	无负载,ADC off,		10	20	μΑ
т	工作电流(LXT)	5V	WDT 使能,LXTLP=0		30	50	μΑ
$I_{DD5}$	$(f_{SYS}=f_L=f_{LXT}, f_S=f_{SUB}=f_{LXT})$	3V	无负载,ADC off,		10	20	μΑ
		5V	WDT 使能,LXTLP=1		40	60	μΑ
T	工作电流(LIRC)	3V	无负载,ADC off,WDT		10	20	μΑ
$I_{DD6}$	$(f_{SYS}=f_L=f_{LIRC}, f_S=f_{SUB}=f_{LIRC})$	5V	使能		30	50	μΑ
Inne	工作电流(LXT)	3V	无负载,ADC off,WDT	_	10	20	μΑ
$I_{\mathrm{DD7}}$	$(f_{SYS}=f_L=f_{LXT}, f_S=f_{SUB}=f_{LIRC})$	5V	使能,LXTLP=0		40	60	μΑ
I.eer-	静态电流(IDLE, HXT)	3V	无负载,系统 HALT, f <sub>sys</sub> =12MHz,		0.6	1.0	mA
$I_{STB1}$	$(f_{SYS}=f_H,f_S=f_{SUB}=f_{LIRC})$	5V	ADC off,WDT 使能	_	1.2	2.0	mA

Rev.1.70 92023-04-21



符号	参数		测试条件	- 最小	典型	最大	单位
111 2	<b>多</b> 数	V <sub>DD</sub>	条件	取小	<del>八</del> 至	取八	平位
I	静态电流(IDLE, HXT)	3V	无负载,系统 HALT, f <sub>sys</sub> =12MHz,		1.3	3.0	μΑ
I <sub>STB2</sub>	$(f_{SYS} \text{ off }, f_S = f_{SYS}/4)$	5V	ADC off,WDT 使能		2.2	5.0	μΑ
т.	静态电流(IDLE, HXT)	3V	无负载,系统 HALT,		1.3	3.0	μΑ
I <sub>STB3</sub>	$(f_{SYS} \text{ off}, f_{S} = f_{SUB} = f_{LIRC})$	5V	f <sub>SYS</sub> =12MHz, ADC off,WDT 使能		2.2	5.0	μΑ
T	静态电流(IDLE, HXT)	3V	无负载,系统 HALT,	_	0.6	0.9	mA
I <sub>STB4</sub>	$(f_{SYS}=f_L, f_S=f_{SUB}=f_{LIRC})$	5V	f <sub>SYS</sub> =12MHz/64, ADC off,WDT 使能		1.3	2.0	mA
т	静态电流(IDLE, HXT)	3V	无负载,系统 HALT,	_	1.3	3.0	μΑ
$I_{STB5}$	$(f_{SYS} \text{ off}, f_{S}=f_{SUB}=f_{LIRC})$	5V	f <sub>SYS</sub> =12MHz/64, ADC off,WDT 使能		2.2	5.0	μΑ
т	静态电流(IDLE, LXT)	3V	无负载,系统 HALT,	_	5	10	μΑ
$I_{STB6}$	$(f_{SYS}=f_L=f_{LXT}, f_S=f_{SUB}=f_{LXT})$	5V	f <sub>SYS</sub> =32768Hz, ADC off,WDT 使能		16	32	μΑ
т	静态电流(IDLE, HXT)	3V	无负载,系统 HALT, f <sub>sys</sub> =32768Hz,	_	5	10	μΑ
$I_{STB7}$	$(f_{SYS} \text{ off}, f_S = f_{SYS}/4)$	5V	ADC off,WDT 使能	_	16	32	μΑ
$I_{STB8}$	静态电流(IDLE, LXT)	3V	无负载,系统 HALT, f <sub>sys</sub> =32768Hz,		5	10	μΑ
1STB8	$(f_{SYS} \text{ off }, f_{S} = f_{SUB} = f_{LXT})$	5V	ADC off, WDT 使能	_	16	32	μΑ
T	   静态电流(IDLE, LIRC)	3V	无负载,系统 HALT, f <sub>sys</sub> =32kHz,		1.3	3.0	μΑ
I <sub>STB9</sub>	$(f_{SYS} \text{ off }, f_S = f_{SUB} = f_{LIRC})$	5V	ADC off,WDT 使能	_	2.2	5.0	μΑ
I <sub>STB10</sub>	   静态电流(IDLE, LXT)	3V	无负载,系统 HALT, f <sub>sys</sub> =32768Hz,		1.3	3.0	μΑ
1STB10	$(f_{SYS} \text{ off }, f_{S} = f_{SUB} = f_{LIRC})$	5V	ADC off,WDT 使能		2.2	5.0	μΑ
I <sub>STB11</sub>	静态电流(SLEEP, HXT)	3V	无负载,系统 HALT, f <sub>sys</sub> =12MHz,	_	0.1	1.0	μΑ
ISTBII	$(f_{SYS} \text{ off }, f_{S} = f_{SUB} = f_{LIRC})$	5V	ADC off,WDT 除能		0.3	2.0	μΑ
Lampia	静态电流(SLEEP, HXT)	3V	无负载,系统 HALT, f <sub>sys</sub> =12MHz,		1.3	5.0	μΑ
I <sub>STB12</sub>	$(f_{SYS} \text{ off}, f_{S}=f_{SUB}=f_{LIRC})$	5V	ADC off,WDT 使能	_	2.2	10.0	μΑ
I <sub>STB13</sub>	静态电流(SLEEP, LXT) (f <sub>SYS</sub> off, f <sub>S</sub> =f <sub>SUB</sub> =f <sub>LXT</sub> 或	3V	无负载,系统 HALT, f <sub>sys</sub> =32768Hz,		0.1	1.0	μΑ
181B13	flirc)	5V	ADC off,WDT 除能		0.3	2.0	μΑ
т.	   静态电流(SLEEP, LXT)	3V	无负载,系统 HALT,		5	10	μA
I <sub>STB14</sub>	$(f_{SYS} \text{ off}, f_S = f_{SUB} = f_{LXT})$	5V	f <sub>SYS</sub> =32768Hz, ADC off,WDT 使能	_	16	32	μΑ
$V_{\rm IL1}$	输入/输出口、TCKn 或 INT 脚的低电平输入电 压	_	_	0	_	$0.3V_{DD}$	V
$V_{\mathrm{IH}1}$	输入/输出口、TCKn 或 INT 脚的高电平输入电 压			$0.7 { m V}_{ m DD}$		$ m V_{DD}$	V
V <sub>IL2</sub>	低电平输入电压(RES)		_	0		$0.4V_{DD}$	V

Rev.1.70 102023-04-21



符号	参数		测试条件	最小	典型	最大	单位
14.2	<b>少</b> 数	V <sub>DD</sub>	条件	取小	<b>严</b> 望	取人	平位
$V_{\mathrm{IH2}}$	高电平输入电压(RES)	_	_	$0.9V_{DD}$	_	$V_{DD}$	V
			LVR 使能,V <sub>LVR</sub> =2.10V	-5%	2.10	+5%	V
			LVR 使能, V <sub>LVR</sub> =2.55V	-5%	2.55	+5%	V
$V_{LVR}$	低电压复位电压		LVR 使能, V <sub>LVR</sub> =3.15V	-5%	3.15	+5%	V
			LVR 使能, V <sub>LVR</sub> =4.20V	-5%	4.20	+5%	V
			LVDEN=1, V <sub>LVD</sub> =2.0V	-5%	2.00	+5%	V
			LVDEN=1, V <sub>LVD</sub> =2.2V	-5%	2.20	+5%	V
			LVDEN=1, V <sub>LVD</sub> =2.4V	-5%	2.40	+5%	V
3.7	化中压状测中压	•	LVDEN=1, V <sub>LVD</sub> =2.7V	-5%	2.70	+5%	V
$V_{LVD}$	低电压检测电压		LVDEN=1, V <sub>LVD</sub> =3.0V	-5%	3.00	+5%	V
			LVDEN=1, V <sub>LVD</sub> =3.3V	-5%	3.30	+5%	V
			LVDEN=1, V <sub>LVD</sub> =3.6V	-5%	3.60	+5%	V
			LVDEN=1, V <sub>LVD</sub> =4.4V	-5%	4.40	+5%	V
т	使用 LVR 和 LVD 的额外		LVR 除能,LVDEN=1	_	75	120	μΑ
$I_{LVD}$	功耗		LVR 使能,LVDEN=1	_	90	150	μΑ
17	输入/输出低电压	3V	I <sub>OL</sub> =9mA	_	_	0.3	V
$V_{OL}$	相/V相山队电压	5V	I <sub>OL</sub> =20mA	_	_	0.5	V
17	输入/输出口高电压	3V	$I_{OH}$ =-3.2mA	2.7	_	_	V
$V_{OH}$	<b>制/V制</b> 田口同 <b>児</b> 区	5V	I <sub>OH</sub> =-7.4mA	4.5	_		V
$R_{PH}$	输入/输出口上拉电阻	3V		20	60	100	kΩ
INPH		5V		10	30	50	kΩ
$V_{125}$	1.25V 参考电压		_	-3%	1.25	+3%	V
I <sub>125</sub>	使用 1.25V 参考电压的额 外功耗	_	_		200	300	μΑ

Rev.1.70 112023-04-21



## 交流电气特性

Ta=25℃

<i>/</i> //- □	分來		测试条件	EL.I.	# <b>#</b>	目上	单位
符号	参数	V <sub>DD</sub>	条件	最小	典型	最大	<del>平</del> 仏 
		2.2V~5.5V		DC		8	MHz
$f_{\mathrm{CPU}}$	系统时钟	2.7V~5.5V	<del></del>	DC	_	12	MHz
		4.5V~5.5V		DC	_	20	MHz
		2.2V~5.5V		0.4		8	MHz
$f_{SYS}$	系统时钟(HXT)	2.7V~5.5V		0.4	_	12	MHz
		4.5V~5.5V		0.4	_	20	MHz
		5V	Ta=25°C, R=120 kΩ*	-2%	8	+2%	MHz
		5V	Ta=0 $\sim$ 70°C, R=120 k $\Omega$ *	-5%	8	+6%	MHz
$ m f_{ERC}$	系统时钟(ERC)	5V	Ta=-40~85°C , R=120 kΩ*	-7%	8	+9%	MHz
1ERC	来到时代LKC)	3.0V~5.5V	Ta=-40~85°C, R=120 kΩ*	-9%	8	+10%	MHz
		2.2V~5.5V	Ta=-40~85°C, R=120 kΩ*	-15%	8	+10%	MHz
		3V/5V	Ta=25°C	-2%	4	+2%	MHz
		3V/5V	Ta=25°C	-2%	8	+2%	MHz
		5V	Ta=25°C	-2%	12	+2%	MHz
		3V/5V	Ta=0°C~70°C	-5%	4	+5%	MHz
		3V/5V	Ta=0°C~70°C	-5%	8	+4%	MHz
		5V	Ta=0°C~70°C	-5%	12	+3%	MHz
		2.2V~3.6V	Ta=0°C~70°C	-7%	4	+7%	MHz
c	系统时钟(HIRC)	3.0V~5.5V	Ta=0°C~70°C	-5%	4	+9%	MHz
$f_{HIRC}$	尔统时押(HIKC)	2.2V~3.6V	Ta=0°C~70°C	-6%	8	+4%	MHz
		3.0V~5.5V	Ta=0°C~70°C	-4%	8	+9%	MHz
		3.0V~5.5V	Ta=0°C~70°C	-6%	12	+7%	MHz
		2.2V~3.6V	Ta=-40°C~85°C	-12%	4	+8%	MHz
		3.0V~5.5V	Ta=-40°C~85°C	-10%	4	+9%	MHz
		2.2V~3.6V	Ta=-40°C~85°C	-15%	8	+5%	MHz
		3.0V~5.5V	Ta=-40°C~85°C	-8%	8	+9%	MHz
		3.0V~5.5V	Ta=-40°C~85°C	-12%	12	+7%	MHz
$f_{LXT}$	系统时钟(LXT)	_	_		32.768		kHz
		2.2V~5.5V	_	2		8	MHz
f <sub>TIMER</sub>	f <sub>TIMER</sub> 定时器输入频率	2.7V~5.5V	_	2		10	MHz
TIMER	ACHT 1日1111/1/2火干	3.3V~5.5V	_	2		12	MHz
		4.5V~5.5V	_	2		16	MHz
$f_{ m LIRC}$	系统时钟(LIRC)	5V	Ta=25°C	-10%	32	+10%	kHz
t <sub>RES</sub>	外部复位低电平脉宽	_	_	1	_	_	μs
t <sub>INT</sub>	中断脉宽	_	_	1	_	_	$t_{\rm SYS}$
$t_{LVR}$	低压压复位时间		_	120	240	480	μs

Rev.1.70 122023-04-21



符号	参数		测试条件	最小	典型	最大	单位
117 5	<b>少</b> 数	$V_{DD}$	条件	取小		取小   州空   取入	
$t_{ m LVD}$	低电压中断时间		_	20	45	90	μs
$t_{LVDS}$	LVDO 稳定的时间		_	15	_	_	μs
$t_{\mathrm{BGS}}$	V <sub>BG</sub> 打开稳定时间	_	_	200	_	_	μs
			f <sub>SYS</sub> =HXT 或 LXT OSC		1024		
$t_{SST}$	系统启动时间 (从 HALT 中唤醒)	_	f <sub>SYS</sub> =ERC 或 HIRC OSC	_	15~16	_	$t_{SYS}$
	•		f <sub>SYS</sub> =LIRC OSC		1~2		

- 注: 1、t<sub>SYS</sub>=1/f<sub>SYS</sub>
  - 2、\*: 对于 ferc 表示电阻的公差会影响外部 RC 的频率,建议使用精密度较高的电阻。
  - 3、为了保证 HIRC 振荡器的频率精度,VDD 与 VSS 间连接一个  $0.1 \mu F$  的去耦电容,并尽可能接近芯片。

## ADC 特性

Ta=25℃

符号	参数		测试条件	最小值	山刑店	最大值	单位	
117 5	<b>多</b> 教	$V_{DD}$	条件	取小阻	典空诅	取入阻	平仏	
$AV_{DD}$	ADC 工作电压		$V_{REF}=AV_{DD}$	2.7		5.5	V	
$V_{ADI}$	AD 输入电压			0		$ m V_{REF}$	V	
$V_{REF}$	ADC 参考电压	İ		2	_	$AV_{DD}$	V	
DNL	A/D 非线性微分误差	5V	$t_{ADCK}=1.0\mu s$		±1	$\pm 2$	LSB	
INL	A/D 非线性积分误差	5V	$t_{ADCK}=1.0\mu s$		±2	±4	LSB	
T	打开 A/D 增加的功耗	3V	无负载,t <sub>ADCK</sub> =0.5μs		0.90	1.35	mA	
$I_{ADC}$	11 / A/D 培加印34/和	5V	几页载,t <sub>ADCK</sub> —0.3μs		1.20	1.80	mA	
$t_{ADCK}$	A/D 时钟周期	2.2V~5.5V		0.5		10	μs	
$t_{ m ADC}$	A/D 转换时间(包括 A/D 采样和保持时间)	2.2V~5.5V	12-bit ADC		16	ĺ	$t_{ADCK}$	
$t_{ m ADS}$	ADC 采样时间	2.2V~5.5V	_	_	4		$t_{ADCK}$	
t <sub>ON2ST</sub>	ADC 开启到开始工作的时间	2.2V~5.5V	_	2	_		μs	

## 比较器电气特性

Ta=25℃

符号	会粉		测试条件		典型	<b>基</b> 十	单位
打五	参数	$V_{DD}$	条件	最小	一一一	最大	半江
$V_{\text{CMP}}$	比较器工作电压		_	2.2		5.5	V
ī	比较器工作电流	3V	_	_	37	56	μΑ
$I_{CMP}$	比权命工作电机	5V	_	_	130	200	μΑ
$V_{CMPOS}$	比较器输入失调电压		_	-10	_	10	mV
V <sub>HYS</sub>	迟滞宽度	_	_	20	40	60	mV
$V_{CM}$	比较器共模电压范围	_	_	Vss	_	V <sub>DD</sub> -1.4V	V

Rev.1.70 132023-04-21



A <sub>OL</sub>	比较器开环增益	_	60	80	_	dB
$t_{\mathrm{PD}}$	比较器响应时间	100mV 偏置(注)		370	560	ns

注:测量方式为: 当一只输入脚的输入电压为 V<sub>CM</sub>=(V<sub>DD</sub>-1.4)/2 时,另一只输入脚的输入电压从 V<sub>SS</sub> 到(V<sub>CM</sub>+100mV) 或从 V<sub>DD</sub> 到(V<sub>CM</sub>-100mV)转变。


Rev.1.70 142023-04-21




## 上电复位特性

Ta=25℃

A-4- 1-1	参数		测试条件	最小	1年 北	具士	A A:
符号	<b>一                                    </b>	$V_{DD}$	条件	取小	典型	最大	単位
$V_{POR}$	上电复位电压	_	_	_	_	100	mV
$RR_{VDD}$	上电复位电压速率	_	_	0.035	_		V/ms
t <sub>POR</sub>	V <sub>DD</sub> 保持为 V <sub>POR</sub> 的最小时间		_	1		_	ms




## BandGap 参考电压 (VBG) 特性曲线




Rev.1.70 152023-04-21



## Vol 与 Iol 过温特性曲线 (VDD=3.0V/5.0V)







Rev.1.70 162023-04-21



## Von与 Ion 过温特性曲线 (VDD=3.0V/5.0V)





Rev.1.70 172023-04-21




## 系统结构

内部系统结构是盛群单片机具有良好性能的主要因素。由于采用 RISC 结构,此系列单片机具有高运算速度和高性能的特点。通过流水线的方式,指令的取得和执行同时进行,此举使得除了跳转和调用指令外,其它指令都能在一个指令周期内完成。8 位 ALU 参与指令集中所有的运算,它可完成算术运算、逻辑运算、移位、递增、递减和分支等功能,而内部的数据路径则是以通过累加器和 ALU 的方式加以简化。有些寄存器在数据存储器中被实现,且可以直接或间接寻址。简单的寄存器寻址方式和结构特性,确保了在提供具有最大可靠度和灵活性的 I/O 和 A/D 控制系统时,仅需要少数的外部器件。使得这些单片机适用于低成本和批量生产的控制应用。

#### 时序和流水线结构

主系统时钟由 HXT, LXT, HIRC, LIRC 或 ERC 振荡器提供,它被细分为 T1~T4 四个内部产生的非重叠时序。在 T1 时间,程序计数器自动加一并抓取一条新的指令。剩下的时间 T2~T4 完成译码和执行功能,因此,一个 T1~T4 时钟周期构成一个指令周期。虽然指令的抓取和执行发生在连续的指令周期,但单片机流水线结构会保证指令在一个指令周期内被有效执行。除非程序计数器的内容被改变,如子程序的调用或跳转,在这种情况下指令将需要多一个指令周期的时间去执行。



系统时序和流水线

如果指令牵涉到分支,例如跳转或调用等指令,则需要两个指令周期才能完成指令执行。需要一个额外周期的原因是程序先用一个周期取出实际要跳转或调用的地址,再用另一个周期去实际执行分支动作,因此用户需要特别考虑额外周期的问题,尤其是在执行时间要求较严格的时候。



指令捕捉

Rev. 1.70 182023-04-21



#### 程序计数器

在程序执行期间,程序计数器用来指向下一个要执行的指令地址。除了"JMP"和"CALL"指令需要跳转到一个非连续的程序存储器地址之外,它会在每条指令执行完成以后自动加一。选择不同型号的单片机,程序寄存器的宽度会因程序存储器的容量的不同而不同。只有较低的 8 位,即所谓的程序计数器低字节寄存器 PCL,可以被用户直接读写。

当执行的指令要求跳转到不连续的地址时,如跳转指令、子程序调用、中断或复位等,单片机通过加载所需要的位址到程序寄存器来控制程序,对于条件跳转指令,一旦条件符合,在当前指令执行时取得的下一条指令将会被舍弃,而由一个空指令周期来取代。


	程序计数	设
单片机型号	程序计数器高字节	PCL 寄存 器
HT66F03 HT68F03	PC9, PC8	DCL7 DCL0
HT66F04 HT68F04	PC10~PC8	PCL7~PCL0

程序计数器

程序计数器的低字节,即程序计数器的低字节寄存器 PCL,可以通过程序控制,且它是可以读取和写入的寄存器。通过直接写入数据到这个寄存器,一个程序短跳转可直接执行,然而只有低字节的操作是有效的,跳转被限制在存储器的当前页中,即 256 个存储器地址范围内,当这样一个程序跳转要执行时,会插入一个空指令周期。PCL 的使用可能引起程序跳转,因此需要额外的指令周期。

#### 堆栈

堆栈是一个特殊的存储空间,用来存储程序计数器中的内容。各单片机有不同的堆栈层数,堆栈既不是数据部分也不是程序空间部分,而且它既不是可读取也不是可写入的。当前层由堆栈指针(SP)加以指示,同样也是不可读写的。在子程序调用或中断响应服务时,程序计数器的内容被压入到堆栈中。当子程序或中断响应结束时,返回指令(RET 或 RETI)使程序计数器从堆栈中重新得到它以前的值。当一个芯片复位后,堆栈指针将指向堆栈顶部。



如果堆栈已满,且有非屏蔽的中断发生,中断请求标志会被置位,但中断响应将被禁止。当堆栈指针减少(执行 RET 或 RETI),中断将被响应。这个特性提供程序设计者简单的方法来预防堆栈溢出。然而即使堆栈已满,CALL 指令仍然可以被执行,而造成堆栈溢出。使用时应避免堆栈溢出的情况发生,因为这可能导致不可预期的程序分支指令执行错误。

若堆栈溢出,则首个存入堆栈的程序计数器数据将会丢失。

Rev. 1.70 192023-04-21



单片机型号	堆栈层数
HT66F03/HT68F03	4
HT66F04/HT68F04	8

#### 算术逻辑单元 — ALU

算术逻辑单元是单片机中很重要的部分,执行指令集中的算术和逻辑运算。ALU 连接到单片机的数据总线,在接收相关的指令码后执行需要的算术与逻辑操作,并将结果存储在指定的寄存器,当 ALU 计算或操作时,可能导致进位、借位或其它状态的改变,而相关的状态寄存器会因此更新内容以显示这些改变,ALU 所提供的功能如下:

- 算术运算: ADD, ADDM, ADC, ADCM, SUB, SUBM, SBC, SBCM, DAA
- 逻辑运算: AND, OR, XOR, ANDM, ORM, XORM, CPL, CPLA
- 移位运算: RRA, RR, RRCA, RRC, RLA, RL, RLCA, RLC
- 递增和递减: INCA, INC, DECA, DEC
- 分支判断: JMP, SZ, SZA, SNZ, SIZ, SDZ, SIZA, SDZA, CALL, RET, RETI

Rev.1.70 202023-04-21



### Flash 程序存储器

程序存储器用来存放用户代码即储存程序。程序存储器为 Flash 类型意味着可以多次重复编程,方便用户使用同一芯片进行程序的修改。使用适当的单片机编程工具,此系列所有单片机提供用户灵活便利的调试方法和项目开发规划及更新。


#### 结构

程序存储器的容量为 1K×14 位到 2K×15 位,程序存储器用程序计数器来寻址,其中也包含数据、表格和中断入口。数据表格可以设定在程序存储器的任何地址,由表格指针来寻址。

单片机型号	容量
HT66F03/HT68F03	1K×14
HT66F04/HT68F04	2K×15

#### 特殊向量

程序存储器内部某些地址保留用做诸如复位和中断入口等特殊用途。地址 0000H 是芯片复位后的程序起始地址。在芯片复位之后,程序将跳到这个地址并开始执行。




程序存储器结构

#### 查表

程序存储器中的任何地址都可以定义成一个表格,以便储存固定的数据。使用表格时,表格指针必须先行设定,其方式是将表格的地址放在表格指针寄存器 TBLP 和 TBHP 中。这些寄存器定义表格点的地址。

在设定完表格指针后,表格数据可以使用"TABRD[m]"或"TABRDL[m]"指令分别从程序存储器查表读取。当这些指令执行时,程序存储器中表格数据低字节,将被传送到使用者所指定的数据存储器[m],程序存储器中表格数据的高字节,则被传送到TBLH特殊寄存器,而高字节中未使用的位将被读取为"0"。

下图是杳表中寻址/数据流程:



Rev. 1.70 212023-04-21



#### 查表范例

以下范例说明表格指针和表格数据如何被定义和执行。这个例子使用的表格数据用 ORG 伪指令储存在存储器中。ORG 指令的值"700H"指向的地址是 2K 程序存储器中最后一页的起始地址。表格指针的初始值设为 06H,这可保证从数据表格读取的第一笔数据位于程序存储器地址 706H,即最后一页起始地址后的第六个地址。值得注意的是,假如"TABRD [m]"指令被使用,则表格指针指向当前页。在这个例子中,表格数据的高字节等于零,而当"TABRD [m]"指令被执行时,此值将会自动的被传送到 TBLH 寄存器。

#### • 表格读取程序举例

tempreg1 db?; temporary register #1 tempreg2 db?; temporary register #2

.

mov a,06h ; initialise low table pointer - note that this address is referenced

mov tblp,a

mov a,07h ; initialise high table pointer

tbhp,a:

•

tabrd tempreg 1 ; transfers value in table referenced by table pointer data at program

; memory address "706H" transferred to tempreg1 and TBLH

dec tblp ; reduce value of table pointer by one

tabrd tempreg2 ; transfers value in table referenced by table pointer data at program

; memory address "705H" transferred to tempreg2 and TBLH in this ; example the data "1AH" is transferred to tempreg1 and data "0FH" to

; register tempreg2

:

org 700h ; sets initial address of program memory dc 00Ah, 00Bh, 00Ch, 00Dh, 00Eh, 00Fh, 01Ah, 01Bh

:

Rev. 1.70 222023-04-21



TBLH 寄存器为只读寄存器,不能重新储存,若主程序和中断服务程序都使用表格读取指令,应该注意它的保护。使用表格读取指令,中断服务程序可能会改变 TBLH 的值,若随后在主程序中再次使用这个值,则会发生错误,因此建议避免同时使用表格读取指令。然而在某些情况下,如果同时使用表格读取指令是不可避免的,则在执行任何主程序的表格读取指令前,中断应该先除能,另外要注意的是所有与表格相关的指令,都需要两个指令周期去完成操作。


#### 在线编程

Flash 型程序存储器提供用户便利地对同一芯片进行程序的更新和修改。另外,HOLTEK 单片机提供 5 线接口的在线编程方式。用户可将进行过编程或未经过编程的单片机芯片连同电路板一起制成,最后阶段进行程序的更新和程序的烧写,在无需去除或重新插入芯片的情况下方便地保持程序为最新版。

MCU 在线编程引脚名称	功能
PA0	串行数据输入/输出
PA2	串行时钟
RES	复位
VDD	电源
VSS	地

芯片内部程序存储器和 EEPROM 存储器都可以通过 5 线的接口在线进行编程。其中 PA0 用于数据串行下载或上传、PA2 用于串行时钟、两条用于提供电源,另外一条用于复位。芯片在线烧写的详细使用说明超出此文档的描述范围,将由专门的参考文献提供。

在编程过程中,编程器会将 RES脚一直拉低以除能单片机工作,并控制 PA0 和 PA2 脚进行数据和时钟编程,用户必须确保这两个引脚没有连接至其它输出脚。



注: \*可能为电阻或电容。若为电阻则其值必须大于  $1k\Omega$ ,若为电容则其必须小于 1nF。

在线编程引脚	MCU 引脚
RES	PA7
DATA	PA0
CLK	PA2

在线编程和 MCU 引脚

Rev. 1.70 232023-04-21



### 数据存储器

数据存储器是内容可更改的 8 位 RAM 内部存储器,用来储存临时数据。

#### 结构

数据存储器分为两个区,第一部分是特殊功能数据存储器。这些寄存器有固定的地址且与单片机的正确操作密切相关。大多特殊功能寄存器都可在程序控制下直接读取和写入,但有些被加以保护而不对用户开放。

第二部分数据存储器是做一般用途使用,都可在程序控制下进行读取和写入。

总的数据存储器被分为几个区,由所选的单片机决定的。大部分特殊功能数据寄存器均可在所有 Bank 被访问,处于"40H"地址的 EEC 寄存器却只能在 Bank 1 中被访问到。切换不同区域可通过设置区域指针(BP)实现。所有单片机的数据存储器的起始地址都是"00H"。

单片机型号	容量	Bank0	Bank1
HT66F03/HT68F03	$64 \times 8$	40H∼7FH	仅 40H (EEC) 可用
HT66F04/HT68F04	96×8	40H~9FH	仅 40H(EEC)可用

	Bank 0 & Bank 1		Bank 0 & Bank 1		Bank 0 & Bank 1		Bank 0 & Bank 1
00H	IAR0	20H	ADRL	] 00H[	IAR0	20H	ADRL
01H	MP0	21H	ADRH	01H	MP0	21H	ADRH
02H	IAR1	22H	ADCR0	02H	IAR1	22H	ADCR0
03H	MP1	23H	ADCR1	03H	MP1	23H	ADCR1
04H	BP	24H	ACERL	04H	BP	24H	ACERL
05H	ACC	25H	CPC	05H	ACC	25H	CPC
06H	PCL	26H	Unused	06H[	PCL	26H	Unused
07H	TBLP	27H	Unused	07H	TBLP	27H	Unused
08H	TBLH	28H	TM0C0	] H80	TBLH	28H	TM0C0
09H	TBHP	29H	TM0C1	] 09H[	TBHP	29H	TM0C1
0AH	STATUS	2AH	TM0DL	0AH[	STATUS	2AH	TM0DL
0BH	SMOD	2BH	TM0DH	0BH[	SMOD	2BH	TM0DH
0CH	LVDC	2CH	TM0AL	0CH[	LVDC	2CH	TM0AL
0DH	INTEG	2DH	TM0AH	0DH[	INTEG	2DH	TM0AH
0EH	INTC0	2EH	TM1C0	0EH[	INTC0	2EH	TM1C0
0FH	INTC1	2FH	TM1C1	0FH[	INTC1	2FH	TM1C1
10H	INTC2	30H	TM1DL	] 10H[	INTC2	30H	TM1DL
11H	MFI0	31H	TM1DH	11H[	MFI0	31H	TM1DH
12H	Unused	32H	TM1AL	12H	MFI1	32H	TM1AL
13H	MFI2	33H	TM1AH	] 13H[	MFI2	33H	TM1AH
14H	PA	34H	Unused	14H	PA	34H	TM2C0
15H	PAC	35H	Unused	15H	PAC	35H	TM2C1
16H	PAPU	36H	Unused	16H	PAPU	36H	TM2C2
17H	PAWKUP	37H	Unused	17H	PAWKUP	37H	TM2DL
18H	PRM	38H	Unused	18H	PRM	38H	TM2DH
19H	Unused	39H	Unused	19H	Unused	39H	TM2AL
1AH	WDTC	3AH	Unused	1AH	WDTC	3AH	TM2AH
1BH	TBC	3BH	Unused	1BH	TBC	3BH	TM2BL
1CH	Unused	3CH	Unused	1CH	Unused	3CH	TM2BH
1DH	Unused	3DH	Unused	1DH	Unused	3DH	Unused
1EH	EEA	3EH	Unused	1EH[	EEA	3EH	Unused
1FH[	EED	3FH[	Unused	] 1FH[	EED	3FH	Unused

HT66F03 HT66F04


Rev.1.70 242023-04-21



	Bank 0 & Bank 1		Bank 0 & Bank 1
00H	IAR0	20H	Unused
01H	MP0	21H	Unused
02H	IAR1	22H	Unused
03H	MP1	23H	Unused
04H	BP	24H	Unused
05H	ACC	25H	CPC
06H	PCL	26H	Unused
07H[	TBLP	27H	Unused
08H	TBLH	28H	TM0C0
09H	TBHP	29H	TM0C1
0AH	STATUS	2AH	TM0DL
OBH[	SMOD	2BH	TM0DH
0CH[	LVDC	2CH	TM0AL
0DH	INTEG	2DH	TM0AH
0EH	INTC0	2EH	TM1C0
0FH[	INTC1	2FH	TM1C1
10H	INTC2	30H	TM1DL
11H	MFI0	31H	TM1DH
12H	Unused	32H	TM1AL
13H	MFI2	33H	TM1AH
14H	PA	34H	Unused
15H	PAC	35H	Unused
16H	PAPU	36H	Unused
17H	PAWKUP	37H	Unused
18H	PRM	38H	Unused
19H	Unused	39H	Unused
1AH	WDTC	3AH	Unused
1BH	TBC	3BH	Unused
1CH	Unused	3CH	Unused
1DH	Unused	3DH	Unused
1EH	EEA	3EH	Unused
1FH[	EED	3FH	Unused

HT68F03/HT68F04

### 特殊功能数据存储器结构



通用数据存储器

Rev.1.70 252023-04-21



### 特殊功能寄存器

大部分特殊功能寄存器的细节将在相关功能章节描述,但有几个寄存器需在此章节单独描述。

#### 间接寻址寄存器 — IAR0, IAR1

间接寻址寄存器 IAR0 和 IAR1 的地址虽位于数据存储区,但其并没有实际的物理地址。间接寻址的方法准许使用间接寻址指针做数据操作,以取代定义实际存储器地址的直接存储器寻址方法。在间接寻址寄存器(IAR0 和 IAR1)上的任何动作,将对间接寻址指针(MP0 和 MP1)所指定的存储器地址产生对应的读/写操作。它们总是成对出现,IAR0 和 MP0 可以访问 Bank 0,而 IAR1 和 MP1 可以访问 Bank 0 和 Bank 1。因为这些间接寻址寄存器不是实际存在的,直接读取将返回"00H"的结果,而直接写入此寄存器则不做任何操作。

#### 间接寻址指针 — MP0, MP1

该系列单片机提供两个间接寻址指针,即 MP0 和 MP1。由于这些指针在数据存储器中能像普通的寄存器一般被操作,因此提供了一个寻址和数据追踪的有效方法。当对间接寻址寄存器进行任何操作时,单片机指向的实际地址是由间接寻址指针所指定的地址。MP0,IAR0 用于访问 Bank 0,而 MP1 和 IAR1 可通过 BP 寄存器访问所有的 Bank。Bank 0 仅可使用直接寻址,其它所有 Bank 都可使用 MP1 和 IAR1 进行间接寻址。注意,对于 HT66F03 和 HT68F03,间接寻址指针的第 7 位没有作用,必须注意当读取间接寻址指针时,第 7 位将返回"1"。

以下例子说明如何清除一个具有 4 RAM 地址的区块,它们已事先定义成地址 adres1 到 adres4。

#### • 间接寻址程序举例

```
data .section 'data'
adres1
                           db?
adres2
                           db?
                           db?
adres3
adres4
                           db?
                                    db?
block
code .section at 0 'code'
                                        00h
org
start:
       mov a, 04h
                                                  ; setup size of block
       mov block, a
       mov a, offset adres1
                                                  ; Accumulator loaded with first RAM address
       mov mp0, a
                                                  ; setup memory pointer with first RAM address
loop:
       clr IAR0
                                                  ; clear the data at address defined by mp0
       inc mp0
                                                  ; increment memory pointer
       sdz block
                                                  ; check if last memory location has been cleared
       jmp loop
continue:
```

在上面的例子中有一点值得注意,即并没有确定 RAM 地址。

#### 存储区指针-BP

数据存储器被分两个 Bank,可以通过设置存储区指针(Bank Pointer)值来访问不同的数据存储区。BP 指针的第 0 位用于选择数据存储区 0~1。

复位后,数据存储器会初始化到 Bank 0,但是在暂停模式下的 WDT 溢出复位,不会改变通用数据存储器的存储区号。应该注意的是特殊功能数据存储器不受存储区的影响,也就是说,不论是在哪一个存储区,都能对特殊功能寄存器进行读写操作。数据存储器的直接寻址总是访问 Bank 0,不影响存储区指针的值。要访问 Bank 0 之外的存储区,则必须要使用间接寻址方式。

Rev. 1.70 262023-04-21



#### BP 寄存器

Bit	7	6	5	4	3	2	1	0
Name	_	_	_	_	_	_	_	DMBP0
R/W			_		-			R/W
POR			_		_			0

Bit 7~1 未使用,读为"0"

Bit 0 DMBP0: 数据存储区选择位

0: Bank 0
1: Bank 1

#### 累加器一ACC

对任何单片机来说,累加器是相当重要的,且与 ALU 所完成的运算有密切关系,所有 ALU 得到的运算结果都会暂时存在 ACC 累加器里。若没有累加器,ALU 必须在每次进行如加法、减法和移位的运算时,将结果写入到数据存储器,这样会造成程序编写和时间的负担。另外数据传送也常常牵涉到累加器的临时储存功能,例如在使用者定义的一个寄存器和另一个寄存器之间传送数据时,由于两寄存器之间不能直接传送数据,因此必须通过累加器来传送数据。

#### 程序计数器低字节寄存器-PCL

为了提供额外的程序控制功能,程序计数器低字节设置在数据存储器的特殊功能区域内,程序员可对此寄存器进行操作,很容易的直接跳转到其它程序地址。直接给 PCL 寄存器赋值将导致程序直接跳转到程序存储器的某一地址,然而由于寄存器只有 8 位长度,因此只允许在本页的程序存储器范围内进行跳转,而当使用这种运算时,要注意会插入一个空指令周期。

#### 表格寄存器-TBLP, TBHP, TBLH

这三个特殊功能寄存器对存储在程序存储器中的表格进行操作。TBLP 和 TBHP 为表格指针,指向表格数据存储的地址。它们的值必须在任何表格读取指令执行前加以设定,由于它们的值可以被如 "INC"或 "DEC"的指令所改变,这就提供了一种简单的方法对表格数据进行读取。表格读取数据指令执行之后,表格数据高字节存储在 TBLH 中。其中要注意的是,表格数据低字节会被传送到使用者指定的地址。

#### 状态寄存器-STATUS

这 8 位的状态寄存器由零标志位(Z)、进位标志位(C)、辅助进位标志位(AC)、溢出标志位(OV)、暂停标志位(PDF)和看门狗定时器溢出标志位(TO)组成。这些算术/逻辑操作和系统运行标志位是用来记录单片机的运行状态。

除了 PDF 和 TO 标志外,状态寄存器中的位像其它大部分寄存器一样可以被改变。任何数据写入到状态寄存器将不会改变 TO 或 PDF 标志位。另外,执行不同的指令后,与状态寄存器有关的运算可能会得到不同的结果。TO 标志位只会受系统上电、看门狗溢出或执行"CLR WDT"或"HALT"指令影响。PDF 标志位只会受执行"HALT"或"CLR WDT"指令或系统上电影响。

Z、OV、AC 和 C 标志位通常反映最近运算的状态。

- ◆ C: 当加法运算的结果产生进位,或减法运算的结果没有产生借位时,则 C 被置位,否则 C 被清零,同时 C 也会被带进位的移位指令所影响。
- ◆ AC: 当低半字节加法运算的结果产生进位,或高半字节减法运算的结果没有产生借位时, AC 被置位,否则 AC 被清零。
- ◆ Z: 当算术或逻辑运算结果是零时,Z被置位,否则Z被清零。
- ◆ OV: 当运算结果高两位的进位状态异或结果为1时, OV 被置位, 否则 OV 被清零。
- ◆ PDF: 系统上电或执行"CLR WDT"指令会清零 PDF, 而执行"HALT"指令则会置位 PDF。
- ◆ TO: 系统上电或执行 "CLR WDT"或 "HALT"指令会清零 TO, 而当 WDT 溢出则会置位 TO。

Rev. 1.70 272023-04-21



另外,当进入一个中断程序或执行子程序调用时,状态寄存器不会自动压入到堆栈保存。假如 状态寄存器的内容是重要的且子程序可能改变状态寄存器的话,则需谨慎的去做正确的储存。

#### • STATUS 寄存器

	. ,							
Bit	7	6	5	4	3	2	1	0
Name			TO	PDF	OV	Z	AC	C
R/W			R	R	R/W	R/W	R/W	R/W
POR			0	0	X	X	×	$\times$

"×"为未知

Bit 7~6 未使用,读为"0"

Bit 5 TO: 看门狗溢出标志位

0: 系统上电或执行 "CLR WDT" 或 "HALT" 指令后

1: 看门狗溢出发生

Bit 4 PDF: 暂停标志位

0: 系统上电或执行 "CLR WDT" 指令后

1: 执行"HALT"指令

Bit 3 OV: 溢出标志位

0: 无溢出

1: 运算结果高两位的进位状态异或结果为1

Bit 2 **Z:** 零标志位

0: 算术或逻辑运算结果不为0

1: 算术或逻辑运算结果为0

Bit 1 AC: 辅助进位标志位

0: 无辅助进位

1: 在加法运算中低四位产生了向高四位进位,或减法运算中低四位不发生从高四位借位

Bit 0 C: 进位标志位

0: 无进位

1: 如果在加法运算中结果产生了进位,或在减法运算中结果不发生借位

C 也受循环移位指令的影响。

Rev.1.70 282023-04-21



### EEPROM 数据寄存器

此系列所有单片机的一个特性是内建 EEPROM 数据存储器。"Electrically Erasable Programmable Read Only Memory"为电可擦可编程只读存储器,由于其非易失的存储结构,即使在电源掉电的情况下存储器内的数据仍然保存完好。这种存储区扩展了 ROM 空间,对设计者来说增加了许多新的应用机会。EEPROM 可以用来存储产品编号、校准值、用户特定数据、系统配置参数或其它产品信息等。EEPROM 的数据读取和写入过程也会变的更简单。

#### EEPROM 数据寄存器结构

EEPROM 数据寄存器容量均为 64×8。由于映射方式与程序存储器和数据存储器不同,因此不能像其它类型的存储器一样寻址。使用 Bank 0 中的一个地址和数据寄存器以及 Bank 1 中的一个控制寄存器,可以实现对 EEPROM 的单字节读写操作。

单片机型号	容量	地址
HT66F03/HT66F04 HT68F03/HT68F04	64×8	00H~3FH

#### EEPROM 寄存器

有三个寄存器控制内部 EEPROM 数据存储器总的操作。地址寄存器 EEA、数据寄存器 EED 及控制寄存器 EEC。EEA 和 EED 位于 Bank 0 中,它们能像其它特殊功能寄存器一样直接被访问。EEC 位于 Bank 1 中,不能被直接访问,仅能通过 MP1 和 IAR1 进行间接读取或写入。由于 EEC 控制寄存器位于 Bank 1 中的"40H",在 EEC 寄存器上的任何操作被执行前,MP1 必须先设为"40H",BP 被设为"01H"。

#### • EEPROM 寄存器列表

Nama		Bit										
Name	7	6	5	4	3	2	1	0				
EEA	_	_	D5	D4	D3	D2	D1	D0				
EED	D7	D6	D5	D4	D3	D2	D1	D0				
EEC			_		WREN	WR	RDEN	RD				

#### EEA 寄存器

Bit	7	6	5	4	3	2	1	0
Name	_	_	D5	D4	D3	D2	D1	D0
R/W	_		R/W	R/W	R/W	R/W	R/W	R/W
POR	_	_	×	×	×	×	×	×

Rev.1.70 292023-04-21



"×"为未知

Bit 7~6 未定义,读为"0" Bit 5~0 数据 EEPROM 地址

数据 EEPROM 地址 Bit 5~Bit 0

#### • EEC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	_	-			WREN	WR	RDEN	RD
R/W	_	_	_	_	R/W	R/W	R/W	R/W
POR	_		_		0	0	0	0

Bit 7~4 未定义,读为"0"

Bit 3 WREN: 数据 EEPROM 写使能位

0: 除能

1: 使能

此位为数据 EEPROM 写使能位,向数据 EEPROM 写操作之前需将此位置高。将此位清零时,则禁止向数据 EEPROM 写操作。

Bit 2 WR: EEPROM 写控制位

0: 写周期结束

1: 写周期有效

此位为数据 EEPROM 写控制位,由应用程序将此位置高将激活写周期。写周期结束后,硬件自动将此位清零。当 WREN 未先置高时,此位置高无效。

Bit 1 RDEN: 数据 EEPROM 读使能位

0: 除能

1: 使能

此位为数据 EEPROM 读使能位,向数据 EEPROM 读操作之前需将此位置高。将此位清零时,则禁止向数据 EEPROM 读操作。

Bit 0 RD: EEPROM 读控制位

0: 读周期结束

1: 读周期有效

此位为数据 EEPROM 读控制位,由应用程序将此位置高将激活读周期。读周期结束后,硬件自动将此位清零。当 RDEN 未首先置高时,此位置高无效。

注: 在同一条指令中 WREN、WR、RDEN 和 RD 不能同时置为"1"。WR 和 RD 不能同时置为"1"。

#### • EED 寄存器

<u> </u>	7 88							
Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	×	×	×	×	×	×	×	×

"×"为未知

Bit 7~0 EEPROM 数据

EEPROM 数据 Bit 7~Bit 0

#### 从 EEPROM 中读取数据

从 EEPROM 中读取数据,EEC 寄存器中的读使能位 RDEN 先置为高以使能读功能,EEPROM 中读取数据的地址要先放入 EEA 寄存器中。若 EEC 寄存器中的 RD 位被置高,一个读周期将开始。若 RD 位已置为高而 RDEN 位还未被设置则不能开始读操作。若读周期结束,RD 位将自动清除为"0",数据可以从 EED 寄存器中读取。数据在其它读或写操作执行前将一直保留在 EED 寄存器中。应用程序将轮询 RD 位以确定数据可以有效地被读取。

#### 写数据到 EEPROM

写数据至 EEPROM, EEC 寄存器中的写使能位 WREN 先置为高以使能写功能。EEPROM 中写入数据的地址要先放入 EEA 寄存器中,写入的数据需存入 EED 寄存器中。若 EEC 寄存器中 WR 位

Rev. 1.70 302023-04-21



被置为高,一个内部写周期将开始。若 WR 位已置为高而 WREN 位还未被设置则不能开始写操作。由于控制 EEPROM 写周期是一个内部时钟,与单片机的系统时钟异步,所以数据写入 EEPROM 的时间将有所延迟。可通过轮询 EEC 寄存器中的 WR 位或判断 EEPROM 中断以侦测写周期是否完成。若写周期完成,WR 位将自动清除为"0",通知用户数据已写入 EEPROM。因此,应用程序将轮询 WR 位以确定写周期是否结束。

#### 写保护

防止误写入的写保护有以下几种。单片机上电后控制寄存器中的写使能位将被清除以杜绝任何写入操作。上电后 BP 将重置为"0",这意味着数据存储区 Bank 0 被选中。由于 EEPROM 控制寄存器位于 Bank 1 中,这增加了对写操作的保护措施。在正常程序操作中确保控制寄存器中的写使能位被清除将能防止不正确的写操作。

#### EEPROM 中断

EEPROM 写或读周期结束后将产生 EEPROM 写或读中断,需先通过设置相关中断寄存器的 DEE 位使能 EEPROM 中断。由于 EEPROM 中断包含在多功能中断中,相应的多功能中断使能位需被设置。当 EEPROM 写周期结束,DEF 请求标志位及其相关多功能中断请求标志位将被置位。若 EEPROM 和多功能中断使能且堆栈未满的情况下将跳转到相应的多功能中断向量中执行。当中断被响应,只有多功能中断标志位将自动复位,而 EEPROM 中断标志将通过应用程序手动复位。更多细节将在中断章节讲述。

#### 编程注意事项

必须注意的是数据不会无意写入 EEPROM。在没有写动作时写使能位被正常清零可以增强保护功能。BP 指针也可以正常清零以阻止进入 EEPROM 控制寄存器存在的 Bank 1。尽管没有必要,写一个简单的读回程序以检查新写入的数据是否正确还是应该考虑的。

#### • 程序举例

#### ◆ 从 EEPROM 中读取数据一轮询法

MOV A, EEPROM ADRES ; user defined address

MOV EEA, A

 $\begin{array}{ll} \text{MOV A, 040H} & \text{; setup memory pointer MP1} \\ \text{MOV MP1, A} & \text{; MP1 points to EEC register} \\ \end{array}$ 

MOV A, 01H ; setup Bank Pointer

MOV BP, A

SET IAR1.1 ; set RDEN bit, enable read operations

SET IAR1.0 ; start Read Cycle - set RD bit

BACK:

SZ IAR1.0 ; check for read cycle end JMP BACK

CLR IAR1 ; disable EEPROM read/write

CLR BP MOV A, EED ; move read data to register

MOV READ DATA, A

#### ◆ 写数据到 EEPROM—轮询法

MOV A, EEPROM ADRES ; user defined address

MOV EEA, A

MOV A, EEPROM\_DATA ; user defined data

MOV EED, A

MOV A, 040H ; setup memory pointer MP1 MOV MP1, A ; MP1 points to EEC register MOV A, 01H ; setup Bank Pointer

MOV BP, A

SET IAR1.3 : set WREN bit, enable write operations

SET IAR1.2 ; start Write Cycle - set WR bit

BACK:

Rev. 1.70 312023-04-21



SZ IAR1.2 JMP BACK CLR IAR1 CLR BP ; check for write cycle end

; disable EEPROM read/write

Rev.1.70 322023-04-21



## 振荡器

不同的振荡器选择可以让使用者在不同的应用需求中实现更大范围的功能。振荡器的灵活性使得在速度和功耗方面可以达到最优化。振荡器选择是通过配置选项和寄存器共同完成的。

### 振荡器概述

振荡器除了作为系统时钟源,还作为看门狗定时器和时基功能的时钟源。外部振荡器需要一些外围器件,而集成的两个内部振荡器不需要任何外围器件。它们提供的高速和低速系统振荡器具有较宽的频率范围。所有振荡器选择通过配置选项选择。较高频率的振荡器提供更高的性能,但要求有更高的功率,反之亦然。动态切换快慢系统时钟的能力使单片机具有灵活而优化的性能/功耗比,此特性对功耗敏感的应用领域尤为重要。

类型	名称	频率	引脚
外部晶振	HXT	400kHz~20MHz	OSC1/OSC2
外部 RC	ERC	8MHz	OSC1
内部高速 RC	HIRC	4,8 或 12MHz	_
外部低速晶振	LXT	32.768kHz	OSC1/OSC2
内部低速 RC	LIRC	32kHz	_

振荡器类型

### 系统时钟配置


此系列的单片机有五个系统振荡器,包括三个高速振荡器和两个低速振荡器。高速振荡器有外部晶体/陶瓷振荡器,外部 RC 振荡器和内部 4MHz,8MHz 或 12MHz RC 振荡器。两个低速振荡器包括外部 32.768kHz 振荡器和内部 32kHz 振荡器。使用高速或低速振荡器作为系统时钟的选择是通过设置 SMOD 寄存器中的 HLCLK 位及 CKS2~CKS0 位决定的,系统时钟可动态选择。

高速或低速振荡器的实际时钟源经由配置选项选择。低速或高速系统时钟频率由 SMOD 寄存器的 HLCLK 位及 CKS2~CKS0 位决定的。请注意,两个振荡器必须做出选择,即一个高速和一个低速振荡器。系统必须选择一个低速或高速的振荡器。OSC1 和 OSC2 脚用于连接外部晶振、外部 RC和外部低速晶振等元件。一旦 OSC1 或 OSC1 及 OSC2 脚用于连接 ERC 或 HXT 振荡器时,相应的低速振荡器须为 LIRC 振荡器。因此选择高速和低速振荡器作为高低速系统时钟源是有一定限制的。高速和低速振荡器搭配选择如下表所示:

振荡器类型		可用振落	<b>荡器选择</b>	
派初码大生	1	2	3	4
高速振荡器	HXT	ERC	HIRC	HIRC
低速振荡器	LIRC	LIRC	LIRC	LXT

Rev. 1.70 332023-04-21






系统时钟配置

### 外部晶体/陶瓷振荡器 -- HXT

外部高频晶体/陶瓷振荡器可通过配置选项选择。对于晶体振荡器,只要简单地将晶体连接至OSC1和OSC2,则会产生振荡所需的相移及反馈,而不需其它外部器件。为保证某些低频率的晶体振荡和陶瓷谐振器的振荡频率更精准,建议连接两个小容量电容C1和C2到VSS,具体数值与客户选择的晶体/陶瓷晶振有关。



Note: 1. Rp is normally not required. C1 and C2 are required.
2. Although not shown OSC1/OSC2 pins have a parasitic capacitance of around 7pF.

晶体/陶瓷振荡器 -- HXT

晶体振荡器 C1 和 C2 值					
晶体频率	C1	C2			
20MHz	6pF	8pF			
16 MHz	6pF	8pF			
12MHz	8pF	10pF			
8 MHz	8pF	10pF			
4 MHz	8pF	10pF			
1 MHz	100pF	100pF			
注: C1 和 C2 数	注: C1 和 C2 数值仅作参考用				


晶体振荡器电容推荐值

Rev. 1.70 342023-04-21



### 外部 RC 振荡器 -- ERC

ERC 振荡器只需要在 OSC1 和 VDD 之间连接一个阻值约在  $56k\Omega$  到  $2.4M\Omega$  之间的电阻,OSC1 与 VSS 之间连接一个电容。系统频率由外部所接电阻的大小决定,外部电容并不会影响振荡器的频率值,在这里只起到稳定的作用。芯片在制造时进行调整且内部含有频率补偿电路,使得振荡频率因  $V_{DD}$ 、温度以及芯片制成工艺不同的影响减至最低程度。这里,提供一个电阻/频率的参考:使用外部 120K 电阻连接到 5V 电源电压,在  $25^{\circ}C$ 下,振荡器的频率为 8MHz,容差 2%。外部 RC 振荡器仅使用 OSC1 引脚,OSC1 与 PA6 引脚共用,此时 PA5 引脚可以作为普通的 I/O 口使用。



#### 内部 RC 振荡器 -- HIRC

内部 RC 振荡器是一个集成的系统振荡器,不需其它外部器件。内部 RC 振荡器具有三种固定的频率: 4MHz, 8MHz, 12MHz。芯片在制造时进行调整且内部含有频率补偿电路,使得振荡频率因 V<sub>DD</sub>、温度以及芯片制成工艺不同的影响减至最低程度。在电源电压为 5V 及温度为 25℃的条件下,4MHz,8MHz,12MHz 这三个固定频率的容差为 2%。如果选择了该内部时钟,无需额外的引脚。若使用 LIRC 作为低速时钟,PA5 和 PA6 可以作为通用 I/O 口使用;若使用 LXT 作为低速时钟,PA5 和 PA6 可接 32.768kHz 晶振(LXT)。


### 外部 32.768kHz 晶体振荡器 -- LXT

外部 32.768kHz 晶体振荡器是一个低频振荡器,经由配置选项选择。时钟频率固定为 32.768kHz,此时 OSC11 和 OSC2 间引脚必须连接 32.768kHz 的晶体振荡器。需要外部电阻和电容连接到 32768Hz 晶振以帮助起振。对于那些要求精确频率的场合中,可能需要这些元件来对由制程产生的误差提供频率补偿。在系统上电期间,LXT 振荡器启动需要一定的延时。

当系统进入空闲/休眠模式,系统时钟关闭以降低功耗。然而在某些应用,比如空闲/休眠模式下要保持内部定时器功能,必须提供额外的时钟,且与系统时钟无关。

然而,对于一些晶体,为了保证系统频率的启动与精度要求,需要外接两个小容量电容 C1 和 C2,具体数值与客户选择的晶体规格有关。外部并联的反馈电阻  $R_P$ ,是必需的。

- 一些配置选项决定是否 OSC1/OSC2 脚是用于 LXT 还是作为普通 I/O 口使用。
- 若 LXT 振荡器未被用于任何时钟源,OSC1/OSC2 脚能被用作一般 I/O 口使用。
- 若 LXT 振荡器被用于一些时钟源, 32.768kHz 晶体应被连接至 OSC1/OSC2 脚。



Note: 1. Rp, C1 and C2 are required.
2. Although not shown pins have a parasitic capacitance of around 7pF.

外部 LXT 振荡器

Rev. 1.70 352023-04-21



LXT 振荡器 C1 和 C2 值				
晶体频率 C1 C2				
32.768kHz 10pF 10pF				
注: 1、C1 和 C2 数值仅作参考用				

1、C1 和 C2 数值仅作参考用 2、 $R_P$  的建议值为  $5M\sim10M\Omega$ 

32.768kHz 振荡器电容推荐值

### LXT 振荡器低功耗功能

LXT 振荡器可以工作在快速启动模式或低功耗模式,可通过设置 TBC 寄存器中的 LXTLP 位进行模式选择。

LXTLP 位	LXT 模式
0	快速启动
1	低功耗

系统上电时会清零 LXTLP 位来快速启动 LXT 振荡器。在快速启动模式,LXT 振荡器将起振并快速稳定下来。LXT 振荡器完全起振后,可以通过设置 LXTLP 位为高进入低功耗模式。振荡器可以继续运行,其间耗电将少于快速启动模式。在功耗敏感的应用领域如电池应用方面,功耗必须限制为一个最小值。为了降低功耗,建议系统上电 2 秒后,在应用程序中将 LXTLP 位设为"1"。应注意的是,无论 LXTLP 位是什么值,LXT 振荡器会正常运作,不同的只是在低功耗模式时启动时间更长。

### 内部 32kHz 振荡器 -- LIRC

内部 32kHz 系统振荡器也是一个低频振荡器,经由配置选项选择。这种单片机有一个完全集成 RC 振荡器,它在 5V 电压下运行的典型频率值为 32kHz 且无需外部元件。芯片在制造时进行调整且 内部含有频率补偿电路,使得振荡器因电源电压、温度及芯片制成工艺不同的影响减至最低。因此,内部 32kHz 振荡器频率在 25℃温度 5V 电压下的精度保持在 10%以内。

#### 辅助振荡器

低速振荡器除了提供一个系统时钟源外,也用来为看门狗定时器和时基中断提供时钟来源。

Rev. 1.70 362023-04-21



# 工作模式和系统时钟


现今的应用要求单片机具有较高的性能及尽可能低的功耗,这种矛盾的要求在便携式电池供电的应用领域尤为明显。高性能所需要的高速时钟将增加功耗,反之亦然。此单片机提供高、低速两种时钟源,它们之间可以动态切换,用户可通过优化单片机操作来获得最佳性能/功耗比。

## 系统时钟

单片机为 CPU 和外围功能操作提供了多种不同的时钟源。用户使用配置选项和寄存器编程可获取多种时钟,进而使系统时钟获取最大的应用性能。

主系统时钟可来自高频时钟源  $f_H$  或低频时钟源  $f_L$ ,通过 SMOD 寄存器中的 HLCLK 位及 CKS2~CKS0 位进行选择。高频时钟来自 HXT、ERC 或 HIRC 振荡器,可通过配置选项选择,低频系统时钟源来自内部时钟  $f_L$ ,若  $f_L$  被选择,可通过配置选项设定为 LXT 或 LIRC 振荡器。其它系统时钟还有高速系统振荡器的分频  $f_H/2\sim f_H/64$ 。

另外两个内部时钟用于外围电路,次时钟源  $f_{SUB}$  和时基时钟  $f_{TBC}$ 。这两个时钟源来自 LXT 或 LIRC 振荡器,通过配置选项选择。快速唤醒发生后, $f_{SUB}$  为单片机提供一个次时钟。 $f_{SUB}$  和  $f_{SYS}/4$  用于看门狗定时器的的时钟源。 $f_{TBC}$ 用于时基中断功能和 TMs 的时钟源。



系统时钟选项

注:当系统时钟源  $f_{SYS}$  由  $f_{H}$  到  $f_{L}$  转换时,高速振荡器将停止以节省耗电。因此,没有为外围电路提供  $f_{H}/2\sim f_{H}/64$  的频率。若高速/低速振荡器未设置为 HIRC+LXT 模式,则需选择 LIRC 振荡器作为  $f_{SUB}$  或  $f_{TBC}$  的时钟源。

Rev. 1.70 372023-04-21



### 系统工作模式

单片机有 6 种不同的工作模式,每种有它自身的特性,根据应用中不同的性能和功耗要求可选择不同的工作模式。单片机正常工作有两种模式:正常模式和低速模式。剩余的 4 种工作模式:休眠模式 0、休眠模式 1、空闲模式 0 和空闲模式 1 用于单片机 CPU 关闭时以节省耗电。

工作模式	说明						
工作快八	CPU	$f_{SYS}$	$\mathbf{f}_{ ext{SUB}}$	$\mathbf{f_S}$	$\mathbf{f}_{\mathrm{TBC}}$		
正常模式	On	$f_H \sim f_H / 64$	On	On	On		
低速模式	On	$f_L$	On	On	On		
空闲模式 0	Off	Off	On	On/Off	On		
空闲模式1	Off	On	On	On	On		
休眠模式 0	Off	Off	Off	Off	Off		
休眠模式 1	Off	Off	On	On	Off		

#### • 正常模式

顾名思义,这是主要的工作模式之一,单片机的所有功能均可在此模式中实现且系统时钟由一个高速振荡器提供。该模式下单片机正常工作的时钟源来自 HXT、ERC 或 HIRC 振荡器。高速振荡器频率可被分为 1~64 的不等比率,实际的比率由 SMOD 寄存器中的 CKS2~CKS0 位及 HLCLK 位选择的。单片机使用高速振荡器分频作为系统时钟可减少工作电流。

#### • 低速模式

此模式的系统时钟虽为较低速时钟源,但单片机仍能正常工作。该低速时钟源可来自 LXT 或 LIRC 振荡器。单片机在此模式中运行所耗工作电流较低。在低速模式下,f<sub>H</sub>关闭。

#### 休眠模式 0

在 HALT 指令执行后且 SMOD 寄存器中 IDLEN 位为低时,系统进入休眠模式。在休眠模式 0中,CPU、 $f_{SUB}$  及  $f_{S}$  停止运行,看门狗定时器功能除能。在该模式中 LVDEN 位需置为"0",否则将不能进入休眠模式 0中。

#### • 休眠模式 1

在 HALT 指令执行后且 SMOD 寄存器中 IDLEN 位为低时,系统进入休眠模式。在休眠模式 1 中,CPU 停止运行。然而若 LVDEN 位为"1"或 WDT 时钟源经配置选项选择为  $f_{SUB}$  且看门狗定时器功能使能时, $f_{SUB}$  及  $f_{S}$  继续运行。

#### • 空闲模式 0

执行 HALT 指令后且 SMOD 寄存器中 IDLEN 位为高,WDTC 寄存器中 FSYSON 位为低时,系统进入空闲模式 0。在空闲模式 0 中,CPU 停止,但一些外围功能如看门狗定时器和 TMs 将继续工作。在空闲模式 0 中,系统振荡器停止,看门狗定时器时钟  $f_s$  开启或关闭由  $f_s$  所选时钟源决定。若时钟源为  $f_{SYS}/4$ , $f_s$  关闭;若时钟源为  $f_{SUB}$ , $f_s$  开启。

#### 空闲模式 1

执行 HALT 指令后且 SMOD 寄存器中 IDLEN 位为高,WDTC 寄存器中 FSYSON 位为高时,系统进入空闲模式 1。在空闲模式 1 中,CPU 停止,但会提供一个时钟源给一些外围功能如看门狗定时器和 TMs。在空闲模式 1 中,系统振荡器继续运行,该系统振荡器可以为高速或低速系统振荡器。在该模式中看门狗定时器时钟  $f_8$  开启。若时钟源为  $f_{SYS}/4$  或  $f_{SUB}$ ,  $f_8$  开启。

Rev.1.70 382023-04-21



#### 控制寄存器

寄存器 SMOD 用于控制单片机内部时钟。

#### • SMOD 寄存器

Bit	7	6	5	4	3	2	1	0
Name	CKS2	CKS1	CKS0	FSTEN	LTO	НТО	IDLEN	HLCLK
R/W	R/W	R/W	R/W	R/W	R	R	R/W	R/W
POR	0	0	0	0	0	0	1	1

Bit 7~5 CKS2~CKS0: 当 HLCLK 为 "0" 时系统时钟选择位

000: fl (flxt 或 flirc)

001: fL (fLXT 或 fLIRC)

010: f<sub>H</sub>/64

011: f<sub>H</sub>/32

100:  $f_H/16$ 

101:  $f_H/8$ 

110: f<sub>H</sub>/4

111: f<sub>H</sub>/2

这三位用于选择系统时钟源。除了 LXT 或 LIRC 振荡器提供的系统时钟源外,也可使用高频振荡器的分频作为系统时钟。

Bit 4 FSTEN: 快速唤醒控制位(仅用于HXT)

0: 除能

1: 使能

此位为快速唤醒控制位,用于决定单片机被唤醒后 fsuB 是否开始工作。此位为高电平且 fsuB 可用时,fsuB 时钟源可作为临时时钟,为系统提供一个较快速的唤醒时间。

Bit 3 LTO: 低速振荡器就绪标志位

0: 未就绪

1: 就绪

此位为低速系统振荡器就绪标志位,用于表明低速系统振荡器在系统上电复位或经唤醒后何时稳定下来。当系统处于 SLEEP0 模式时,该标志为低。若系统时钟来自 LXT 振荡器,系统唤醒后该位转换为高需 1024 个时钟周期; 若系统时钟来自 LIRC 振荡器,该位转换为高需 1~2 个时钟周期。

Bit 2 HTO: 高速振荡器就绪标志位

0: 未就绪

1: 就绪

此位为高速系统振荡器就绪标志位,用于表明高速系统振荡器何时稳定下来。此标志在系统上电后经硬件清零,高速系统振荡器稳定后变为高电平。因此,此位在单片机上电后由应用程序读取的总为"1"。该标志由休眠模式或空闲模式 0 中唤醒后会处于低电平状态,若使用 HXT 振荡器,该位将在 1024 个时钟周期后变为高电平状态,若使用 ERC 或 HIRC 振荡器则只需 15~16 个时钟周期即可。

Bit 1 IDLEN: 空闲模式控制位

0: 除能

1: 使能

此位为空闲模式控制位,用于决定 HALT 指令执行后发生的动作。若此位为高,当指令 HALT 执行后,单片机进入空闲模式。若 FSYSON 位为高,在空闲模式 1 中 CPU 停止运行,系统时钟将继续工作以保持外围功能继续工作;若 FSYSON 为低,在空闲模式 0 中 CPU 和系统时钟都将停止运行。若此位为低,单片机将在 HALT 指令执行后进入休眠模式。

Bit 0 HLCLK: 系统时钟选择位

0: f<sub>H</sub>/2~ f<sub>H</sub>/64 或 f<sub>L</sub>

1: fr

此位用于选择  $f_H$ 或  $f_H/2\sim f_H/64$  还是  $f_L$ 作为系统时钟。该位为高时选择  $f_H$ 作为系统时钟,为低时则 选择  $f_H/2\sim f_H/64$  或  $f_L$ 作为系统时钟。当系统时钟由  $f_H$ 时钟向  $f_L$ 时钟转换时, $f_H$ 将自动关闭以降低

Rev. 1.70 392023-04-21



功耗。

#### 快速唤醒

单片机进入休眠模式或空闲模式 0 后,系统时钟将停止以降低功耗。然而单片机再次唤醒,原来的系统时钟重新起振、稳定且恢复正常工作需要一定的时间。为确保单片机能够尽快的开始工作,系统提供了一个快速唤醒功能。需提供一个临时时钟源 f<sub>SUB</sub> 先驱动系统直至原系统振荡器稳定,这个临时时钟可来自 LXT 或 LIRC 振荡器。快速启动功能的时钟源为 f<sub>SUB</sub>,该功能仅在休眠模式 1 和空闲模式 0 中有效。当单片机由休眠模式 0 唤醒时,因 f<sub>SUB</sub> 已停止,故快速唤醒功能不受影响。快速唤醒功能使能/除能由 SMOD 寄存器中 FSTEN 位控制的。

若 HXT 振荡器作为正常模式的系统时钟,且快速唤醒功能使能,系统唤醒将需  $1\sim2$  个  $t_{SUB}$  时钟周期。系统开始在  $t_{SUB}$  时钟源下运行直至  $t_{SUB}$  时钟周期后 HTO 标志转换为高,系统将切换到 HXT 振荡器运行。

若系统振荡器选用 ERC 或 HIRC,将系统从休眠模式或空闲模式 0 中唤醒需 15~16 个时钟周期;若选用 LIRC,则需 1~2 个周期。快速唤醒位 FSTEN 在这些情况下不受影响。


系统 振荡器	FSTEN 位	唤醒时间 (休眠模式 0)	唤醒时间     唤醒时间       (休眠模式 1)     (空闲模式 0)		唤醒时间 (空闲模式1)
	0	1024 个 HXT 周期	1024 个 H	IXT 周期	1~2 个 HXT 周期
НХТ	1	1024 个 HXT 周期	1~2 个 f <sub>SUB</sub> 周期 (系统在 f <sub>SUB</sub> 下运行 1024 个 HXT 周期后切换到 HXT 振荡器运行)		1~2 个 HXT 周期
ERC	×	15~16 个 ERC 周期	15~16 个 ERC 周期		1~2 个 ERC 周期
HIRC	×	15~16 个 HIRC 周	15~16 个 HIRC 周期		1~2 个 HIRC 周期
LIRC	×	1~2 个 LIRC 周期	1~2 个 LIRC 周期		1~2 个 LIRC 周期
LXT	×	1024 个 LXT 周期	1024 个 I	XT 周期	1~2 个 LXT 周期

### 唤醒时间

注:若看门狗定时器除能,意味着 LXT 和 LIRC 都关闭,当单片机由休眠模式 0 中唤醒时快速唤醒功能不可用。

Rev. 1.70 402023-04-21





### 工作模式切换和唤醒

单片机可在各个工作模式间自由切换,使得用户可根据所需选择最佳的性能/功耗比。用此方式,对单片机工作的性能要求不高的情况下,可使用较低频时钟以减少工作电流,在便携式应用上延长电池的使用寿命。

简单来说,正常模式和低速模式间的切换仅需设置 SMOD 中的 HLCLK 位及 CKS2~CKS0 位即可实现,而正常模式/低速模式与休眠模式/空闲模式间的切换经由 HALT 指令实现。当 HALT 指令执行后,单片机是否进入空闲模式或休眠模式由 SMOD 寄存器中的 IDLEN 位和 WDTC 寄存器中的 FSYSON 位决定的。

当 HLCLK 位变为低电平时,时钟源将由高速时钟源  $f_H$  转换成时钟源  $f_H/2\sim f_H/64$  或  $f_L$ 。若时钟源来自  $f_L$ ,高速时钟源将停止运行以节省耗电。此时须注意, $f_H/16$  和  $f_H/64$  内部时钟源也将停止运行,由此会影响到如 TMs 等内部功能的工作。所附流程图显示了单片机在不同工作模式间切换时的变化。

### 正常模式切换到低速模式

系统运行在正常模式时使用高速系统振荡器,因此较为耗电。可通过设置 SMOD 寄存器中的 HLCLK 位为 "0"及 CKS2~CKS0 位为 "000"或 "001"使系统时钟切换至运行在低速模式下。此 时将使用低速系统振荡器以节省耗电。用户可在对性能要求不高的操作中使用此方法以减少耗电。

低速模式的时钟源来自 LXT 或 LIRC 振荡器,因此要求这些振荡器在所有模式切换动作发生前稳定下来。该动作由 SMOD 寄存器中 LTO 位控制。

#### 低速模式切换到正常模式

在低速模式系统使用 LXT 或 LIRC 低速振荡器。切换到使用高速系统时钟振荡器的正常模式需设置 HLCLK 位为 "1",也可设置 HLCLK 位为 "0"但 CKS2~CKS0 需设为 "010"、"011"、"100"、"101"、"110"或 "111"。高频时钟需要一定的稳定时间,通过检测 HTO 位的状态可进行判断。高速振荡器的稳定时间由所使用高速系统振荡器的类型决定。

Rev. 1.70 412023-04-21



### 进入休眠模式 0

进入休眠模式 0 的方法仅有一种——应用程序中执行"HALT"指令前需设置寄存器 SMOD 中IDLEN 位为"0"且 WDT 和 LVD 功能除能。在上述条件下执行该指令后,将发生的情况如下:

- 系统时钟、WDT 时钟和时基时钟停止运行,应用程序停止在"HALT"指令处。
- 数据存储器中的内容和寄存器将保持当前值。
- 无论 WDT 时钟源来自 f<sub>SUB</sub> 时钟或系统时钟, WDT 都将被清除并停止运行。
- 输入/输出口将保持当前值。
- 状态寄存器中暂停标志 PDF 将被置起,看门狗溢出标志 TO 将被清除。

### 进入休眠模式1

进入休眠模式 1 的方法仅有一种——应用程序中执行"HALT"指令前需设置寄存器 SMOD 中IDLEN 位为"0"且 WDT 或 LVD 功能使能。在上述条件下执行该指令后,将发生的情况如下:

- 系统时钟和时基时钟停止运行,应用程序停止在"HALT"指令处。WDT或LVD继续运行,其时钟源来自fsup。
- 数据存储器中的内容和寄存器将保持当前值。
- 若 WDT 使能且其时钟源来自 fsun,则 WDT 将被清零并重新开始计数。
- 输入/输出口将保持当前值。
- 状态寄存器中暂停标志 PDF 将被置起,看门狗溢出标志 TO 将被清除。

### 进入空闲模式 0

进入空闲模式 0 的方法仅有一种——应用程序中执行"HALT"指令前需设置寄存器 SMOD 中IDLEN 位为"1"且 WDTC 寄存器中的 FSYSON 位为"0"。在上述条件下执行该指令后,将发生的情况如下:

- 系统时钟停止运行,应用程序停止在"HALT"指令处,时基时钟和fsun时钟将继续运行。
- 数据存储器中的内容和寄存器将保持当前值。
- 若 WDT 使能且其时钟源来自 f<sub>SUB</sub>,则 WDT 将被清零并重新开始计数;若其时钟源来自系统时 钟,则 WDT 将停止运行。
- 输入/输出口将保持当前值。
- 状态寄存器中暂停标志 PDF 将被置起,看门狗溢出标志 TO 将被清除。


## 进入空闲模式1

进入空闲模式 1 的方法仅有一种——应用程序中执行"HALT"指令前需设置寄存器 SMOD 中IDLEN 位为"1"且 WDTC 寄存器中的 FSYSON 位为"1"。在上述条件下执行该指令后,将发生的情况如下:

- 系统时钟、时基时钟和 fsub 开启,应用程序停止在"HALT"指令处。
- 数据存储器中的内容和寄存器将保持当前值。
- 若 WDT 使能,无论 WDT 时钟源来自 f<sub>SUB</sub> 或是系统时钟,则 WDT 将被清零并重新开始计数。
- 输入/输出口将保持当前值。
- 状态寄存器中暂停标志 PDF 将被置起,看门狗溢出标志 TO 将被清除。

Rev. 1.70 422023-04-21





Rev.1.70 432023-04-21



### 静态电流的注意事项

由于单片机进入休眠或空闲模式的主要原因是将 MCU 的电流降低到尽可能低,可能到只有几个微安的级别(空闲模式1除外),所以如果要将电路的电流降到最低,电路设计者还应有其它的考虑。应该特别注意的是单片机的输入/输出引脚。所有高阻抗输入脚都必须连接到固定的高或低电平,因为引脚浮空会造成内部振荡并导致耗电增加。这也应用于有不同封装的单片机,因为它们可能含有未引出的引脚,这些引脚也必须设为输出或带有上拉电阻的输入。

另外还需注意单片机设为输出的 I/O 引脚上的负载。应将它们设置在有最小拉电流的状态或将它们和其它的 CMOS 输入一样接到没有拉电流的外部电路上。还应注意的是,如果使能配置选项中的 LXT 或 LIRC 振荡器,会导致耗电增加。在空闲模式 1 中,系统时钟开启。若系统时钟来自高速系统振荡器,额外的静态电流也可能会有几百微安。

#### 唤醒

系统进入休眠或空闲模式之后,可以通过以下几种方式唤醒:

- 外部复位
- PA 口下降沿
- 系统中断
- WDT 溢出

若由外部 RES引脚唤醒,系统会经过完全复位的过程;若由 WDT 溢出唤醒,则会发生看门狗定时器复位。这两种唤醒方式都会使系统复位,可以通过状态寄存器中 TO 和 PDF 位来判断它的唤醒源。系统上电或执行清除看门狗的指令,会清零 PDF;执行 HALT 指令,PDF 将被置位。看门狗计数器溢出将会置位 TO 标志并唤醒系统,这种复位会重置程序计数器和堆栈指针,其它标志保持原有状态。

PA 口中的每个引脚都可以通过 PAWU 寄存器使能下降沿唤醒功能。PA 端口唤醒后,程序将在"HALT"指令后继续执行。如果系统是通过中断唤醒,则有两种可能发生。第一种情况是:相关中断除能或是中断使能且堆栈已满,则程序会在"HALT"指令之后继续执行。这种情况下,唤醒系统的中断会等到相关中断使能或有堆栈层可以使用之后才执行。第二种情况是:相关中断使能且堆栈未满,则中断可以马上执行。 如果在进入休眠或空闲模式之前中断标志位已经被设置为"1",则相关中断的唤醒功能将无效。

### 编程注意事项

高速和低速振荡器使用相同的 SST 计数器。例如,若系统从休眠模式 0 中唤醒,HIRC 和 LXT 振荡器都需从关闭状态快速启动。HIRC 振荡器结束其 SST 周期后,LXT 振荡器才开始使用 SST 计数器。

- 若单片机从休眠模式 0 唤醒后进入正常模式,高速系统振荡器需要一个 SST 周期。在 HTO 为 "1"后,单片机开始执行首条指令。此时,若 f<sub>SUB</sub> 时钟来源于 LXT 振荡器,LXT 振荡器可能 不是稳定的,上电状态可能会发生类似情况,首条指令执行时 LXT 振荡器还未就绪。
- 若单片机从休眠模式 1 唤醒后进入正常模式,系统时钟源来自 HXT 振荡器且 FSTEN 为"1",唤醒后,系统时钟可切换至 LIRC 振荡器。
- 一些外围功能,如 WDT 和 TMs,采用系统时钟  $f_{SYS}$ 时,在系统时钟源由  $f_H$  切换至  $f_L$ 时,以上这些功能的时钟源也要随之改变。
- 当 WDT 时钟源选择为 f<sub>SUB</sub> 时, f<sub>SUB</sub> 和 f<sub>S</sub> 的开启或关闭由 WDT 是否使能决定的。

Rev. 1.70 442023-04-21



# 看门狗定时器

看门狗定时器的功能在于防止如电磁的干扰等外部不可控制事件,所造成的程序不正常动作或 跳转到未知的地址。

# 看门狗定时器时钟源

WDT 定时器时钟源来自于内部时钟  $f_s$ ,而  $f_s$  的时钟源又是通过配置选项从  $f_{SUB}$  和  $f_{SYS}/4$  中选择。 $f_{SUB}$  时钟由 LXT 或 LIRC 振荡器提供,可通过配置选项设置。看门狗定时器的时钟源可分频为  $2^8 \sim 2^{15}$  以提供更大的溢出周期,分频比由 WDTC 寄存器中的 WS2~WS0 位来决定。电压为 5V 时内部振荡器 LIRC 的周期大约为 32kHz。需要注意的是,这个特殊的内部时钟周期随  $V_{DD}$ 、温度和制成的不同而变化。LXT 振荡器由一个外部 32.768kHz 晶振提供。另一个看门狗定时器时钟源选项为 $f_{SYS}/4$ 。看门狗定时器时钟源可来自内部 LIRC 振荡器、LXT 振荡器或  $f_{SYS}/4$ 。

### 看门狗定时器控制寄存器

WDTC 寄存器用于控制 WDT 功能的使能/除能及选择溢出周期。寄存器结合配置选项控制看门 狗定时器的工作。

#### • WDTC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	FSYSON	WS2	WS1	WS0	WDTEN3	WDTEN2	WDTEN1	WDTEN0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	1	1	1	1	0	1	0

Bit 7 FSYSON: fsys 在空闲模式下的控制位

0: 除能

1: 使能

Bit 6~4 WS2, WS1, WS0: WDT 溢出周期选择位

000: 256/fs

001: 512/fs

010: 1024/fs

011: 2048/fs

100: 4096/fs

101: 8192/fs

110: 16384/fs

111: 32768/fs

这三位控制 WDT 时钟源的分频比,从而实现对 WDT 溢出周期的控制。

Bit 3~0 WDTEN3, WDTEN2, WDTEN1, WDTEN0: WDT 软件控制位

1010: 除能 其它: 使能

### 看门狗定时器操作

当 WDT 溢出时,它产生一个芯片复位的动作。这也就意味着正常工作期间,用户需在应用程序中看门狗溢出前有策略地清看门狗定时器以防止其产生复位,可使用清除看门狗指令实现。无论什么原因,程序失常跳转到一个未知的地址或进入一个死循环,这些清除指令都不能被正确执行,此种情况下,看门狗将溢出以使单片机复位。通过配置选项选择看门狗定时器的一些选项,如使能/除能、时钟源选择及清除指令类型。除了配置选项使能/除能看门狗定时器外,WDTC 寄存器中的WDTEN3~WDTEN0 位也可用来除能看门狗定时器,此时需设置 WDTEN3~WDTEN0 为"1010"。若使用看门狗定时器功能,推荐设置这四位为"0101",提供最大可能的防干扰能力。注意,若看门狗定时器被除能,相关操作的任何指令都不会工作。

Rev. 1.70 452023-04-21




WDT 配置选 项	WDTEN3~WDTEN0 位	WDT 功能
WDT 使能	$\times \times \times \times$	使能
WDT 除能	除 1010 外其它值	使能
WDT 除能	1010	除能

看门狗定时器使能/除能控制

程序正常运行时,WDT 溢出将导致芯片复位,并置位状态标志位 TO。若系统处于休眠或空闲模式,当 WDT 发生溢出时,状态寄存器中的 TO,程序计数器 PC 和堆栈指针 SP 将被置位。有三种方法可以用来清除 WDT 的内容。第一种是外部硬件复位(RES 引脚低电平),第二种是通过软件清除指令,而第三种是通过"HALT"指令。

软件指令有两种用于清除看门狗寄存器,需通过配置选项选择。第一种选择是使用一条"CLR WDT"指令,而第二种是使用"CLR WDT1"和"CLR WDT2"两个指令。对于第一种选择,只要执行"CLR WDT"便清除 WDT。而第二种选择,需要交替执行"CLR WDT1"和"CLR WDT2"两者才能成功的清除 WDT。关于第二种选择,如果"CLR WDT1"正被使用来清除WDT,接着再执行这条指令将是无效的,只有执行"CLR WDT2"指令才能清除 WDT。同样的"CLR WDT2"指令已经执行后,只有接着执行"CLR WDT1"指令才可以清除看门狗定时器。

当设置分频比为  $2^{15}$ 时,溢出周期最大。例如,时钟源为 32.768kHz LXT 振荡器,分频比为  $2^{15}$ 时最大溢出周期约 1s,分频比为  $2^8$ 时最小溢出周期约 7.8ms。如果  $f_{SYS}/4$  作为看门狗定时器时钟源,需要注意,当系统工作在休眠或空闲模式 0 时,系统时钟停止工作,看门狗失去保护作用。如果系统工作在干扰大的环境中,强烈建议使用  $f_{SUB}$  作为时钟源。



看门狗定时器

Rev. 1.70 462023-04-21



# 复位和初始化

复位功能是任何单片机中基本的部分,使得单片机可以设定一些与外部参数无关的先置条件。 最重要的复位条件是在单片机首次上电以后,经过短暂的延迟,内部硬件电路使得单片机处于预期 的稳定状态并开始执行第一条程序指令。上电复位以后,在程序执行之前,部分重要的内部寄存器 将会被设定为预先设定的状态。程序计数器就是其中之一,它会被清除为零,使得单片机从最低的 程序存储器地址开始执行程序。

除上电复位以外,即使单片机处于正常工作状态,有些情况的发生也会迫使单片机复位。譬如当单片机上电后已经开始执行程序,RES脚被强制拉为低电平。这种复位为正常操作复位,单片机中只有一些寄存器受影响,而大部分寄存器不会改变,在复位引脚恢复至高电平后,单片机可以正常运行。


另一种复位为看门狗溢出单片机复位。不同方式的复位操作会对寄存器产生不同的影响。另一种复位为低电压复位即 LVR 复位,在电源供应电压低于 LVR 设定值时,系统会产生 LVR 复位,这种复位与与 RES脚拉低复位方式相似。

### 复位功能

包括内部和外部事件触发复位,单片机共有五种复位方式:

### • 上电复位

这是最基本且不可避免的复位,发生在单片机上电后。除了保证程序存储器从开始地址执行, 上电复位也使得其它寄存器被设定在预设条件。所有的输入/输出端口控制寄存器在上电复位时会 保持高电平,以确保上电后所有引脚被设定为输入状态。



注: trstd为上电延迟时间,典型值为100ms

#### 上电复位时序图

#### • RES引脚复位


由于复位引脚与 PA7 共用,复位功能必须使用配置选项选择。虽然单片机有一个内部 RC 复位功能,如果电源上升缓慢或上电时电源不稳定,内部 RC 振荡可能导致芯片复位不良,所以推荐使用和 RES 引脚连接的外部 RC 电路,由 RC 电路所造成的时间延迟使得 RES 引脚在电源供应稳定前的一段延长周期内保持在低电平。在这段时间内,单片机的正常操作是被禁止的。RES 引脚达到一定电压值后,再经过延迟时间 t<sub>RSTD</sub> 单片机可以开始进行正常操作。下图中 SST 是系统延迟周期 System Start-up Timer 的缩写。

在许多应用场合,可以在 VDD 和 RES之间接入一个电阻,在 VSS 与 RES之间接入一个电容 作为外部复位电路。与 RES脚上所有相连接的线段必须尽量短以减少噪声干扰。

当系统在较强干扰的场合工作时,建议使用增强型的复位电路,如下图所示。

Rev. 1.70 472023-04-21






注: "\*" 表示建议加上此元件以加强静电保护。 "\*\*"表示建议在电源有较强干扰场合加上此元件。

### 外部 RES电路

欲知有关外部复位电路的更多信息可参考 HOLTEK 网站上的应用范例 HA0075S。

RES引脚通过外部硬件强迫拉至低电平时,此种复位形式即会发生。这种复位方式和其它的复位方式一样,程序计数器会被清除为零且程序从头开始执行。




注: trstD为上电延迟时间,典型值为100ms。

## RES复位时序图

#### ● 低电压复位-- LVR

单片机具有低电压复位电路,用来监测它的电源电压,可通过配置选项进行选择。例如在更换电池的情况下,单片机供应的电压可能会落在  $0.9V\sim V_{LVR}$  的范围内,这时 LVR 将会自动复位单片机。LVR 包含以下的规格:有效的 LVR 信号,即在  $0.9V\sim V_{LVR}$  的低电压状态的时间,必须超过交流电气特性中  $t_{LVR}$  参数的值。如果低电压存在不超过  $t_{LVR}$  参数的值,则 LVR 将会忽略它且不会执行复位功能。 $V_{LVR}$  参数值可通过配置选项进行设定。




注: trstd为上电延迟时间,典型值为100ms。

### 低电压复位时序图

### • 正常运行时看门狗溢出复位

除了看门狗溢出标志位 TO 将被设为"1"之外,正常运行时看门狗溢出复位和 RES 复位相同。



注: t<sub>RSTD</sub>为上电延迟时间,典型值为100ms。

Rev. 1.70 482023-04-21




正常运行时看门狗溢出时序图

Rev.1.70 492023-04-21



#### • 休眠或空闲时看门狗溢出复位

休眠或空闲时看门狗溢出复位和其它种类的复位有些不同。除了程序计数器与堆栈指针将被清"0"及 TO 位被设为"1"外,绝大部分的条件保持不变。图中 tssr 的详细说明请参考交流电气特性。



注:如果系统时钟源为ERC或HIRC时,tssr为15~16个时钟周期。如果系统时钟源为HXT或LXT,则tssr为1024个时钟周期。如果系统时钟源为LIRC,则tssr为1~2个时钟周期。

### 休眠或空闲时看门狗溢出复位时序图

### 复位初始状态

不同的复位形式以不同的途径影响复位标志位。这些标志位,即 PDF 和 TO 位存放在状态寄存器中,由休眠或空闲模式功能或看门狗计数器等几种控制器操作控制。复位标志位如下所示:

TO	PDF	复位条件
0	0	上电复位
u	u	正常模式或低速模式时的 RES 复位或 LVR 复位
1	u	正常模式或低速模式时的 WDT 溢出复位
1	1	空闲或休眠模式时的 WDT 溢出复位

注: "u"代表不改变

在单片机上电复位之后,各功能单元初始化的情形,列于下表。

项目	复位后情况
程序计数器	清除为零
中断	所有中断被除能
看门狗定时器	WDT 清除并重新计数
定时器模块	所有定时/计数器停止
输入/输出口	I/O 口设为输入模式,AN0~AN3 作为 A/D 输入
	脚。
堆栈指针	堆栈指针指向堆栈顶端

不同的复位形式对单片机内部寄存器的影响是不同的。为保证复位后程序能正常执行,了解寄存器在特定条件复位后的设置是非常重要的。下表即为不同方式复位后内部寄存器的状况。若芯片有多种封装类型,表格反应较大的封装的情况。

Rev.1.70 502023-04-21



### • HT66F03

• HT66F03	1.由有於	RES或	WDT 溢出	WDT 溢出
寄存器	上电复位	LVR 复位	(正常模式)	(空闲模式)
MP0	1xxx xxxx	1xxx xxxx	1xxx xxxx	1uuu uuuu
MP1	1xxx xxxx	1xxx xxxx	1xxx xxxx	1uuu uuuu
BP	0	0	0	u
ACC	XXXX XXXX	uuuu uuuu	uuuu uuuu	uuuu uuuu
PCL	0000 0000	0000 0000	0000 0000	0000 0000
TBLP	XXXX XXXX	uuuu uuuu	uuuu uuuu	uuuu uuuu
TBLH	XX XXXX	uu uuuu	uu uuuu	uu uuuu
TBHP	XX	uu	uu	uu
STATUS	00 xxxx	uu uuuu	1u uuuu	11 uuuu
SMOD	0000 0011	0000 0011	0000 0011	uuuu uuuu
LVDC	00 - 000	00 - 000	00 - 000	uu - uuu
INTEG	00	00	00	uu
INTC0	- 000 0000	- 000 0000	- 000 0000	- uuu uuuu
INTC1	0000 0000	0000 0000	0000 0000	uuuu uuuu
INTC2	00	00	00	uu
MFI0	0000 0000	0000 0000	0000 0000	uuuu uuuu
MFI2	0000	0000	0000	uuuu
PAWU	0000 0000	0000 0000	0000 0000	uuuu uuuu
PAPU	0000 0000	0000 0000	0000 0000	uuuu uuuu
PA	1111 1111	1111 1111	1111 1111	uuuu uuuu
PAC	1111 1111	1111 1111	1111 1111	uuuu uuuu
PRM	0101 0000	0101 0000	0101 0000	uuuu uuuu
WDTC	0111 1010	0111 1010	0111 1010	uuuu uuuu
TBC	0011 0111	0011 0111	0011 0111	uuuu uuuu
EEA	xx xxxx	xx xxxx	XX XXXX	uu uuuu
EED	XXXX XXXX	XXXX XXXX	XXXX XXXX	uuuu uuuu
EEC	0000	0000	0000	uuuu
ADRL(ADRFS=0)	XXXX	XXXX	xxxx	uuuu
ADRL(ADRFS=1)	XXXX XXXX	XXXX XXXX	XXXX XXXX	uuuu uuuu
ADRH(ADRFS=0)	XXXX XXXX	XXXX XXXX	XXXX XXXX	uuuu uuuu
ADRH(ADRFS=1)	xxxx	xxxx	xxxx	uuuu
ADCR0	011000	011000	011000	uuuuuu
ADCR1	00 -0 - 000	00 -0 - 000	00 -0 - 000	uu -u - uuu
ACERL	1111	1111	1111	uuuu
CPC	1000 01	1000 01	1000 01	uuuu uu
TM0C0	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM0C1	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM0DL	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM0DH	00	00	00	uu
TM0AL	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM0AH	00	00	00	uu
TM1C0	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM1C1	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM1DL	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM1DH	00	00	00	uu
TM1AL	0000 0000	0000 0000	0000 0000	uuuu uuuu

Rev.1.70 512023-04-21



寄存器	上电复位	RES或 LVR 复位	WDT 溢出 (正常模式)	WDT 溢出 (空闲模式)
TM1AH	00	00	00	uu

注: "u"表示不改变; "x"表示未知; "-"表示未定义

Rev.1.70 522023-04-21



### • HT66F04

● HT66F04 寄存器	上电复位	RES或	WDT 溢出	WDT 溢出
可行命	工电友征	LVR 复位	(正常模式)	(空闲模式)
MP0	XXXX XXXX	XXXX XXXX	XXXX XXXX	uuuu uuuu
MP1	XXXX XXXX	XXXX XXXX	XXXX XXXX	uuuu uuuu
BP	0	0	0	u
ACC	XXXX XXXX	uuuu uuuu	uuuu uuuu	uuuu uuuu
PCL	0000 0000	0000 0000	0000 0000	0000 0000
TBLP	XXXX XXXX	uuuu uuuu	uuuu uuuu	uuuu uuuu
TBLH	- XXX XXXX	- uuu uuuu	- uuu uuuu	- uuu uuuu
TBHP	XXX	uuu	uuu	uuu
STATUS	00 xxxx	uu uuuu	1u uuuu	11 uuuu
SMOD	0000 0011	0000 0011	0000 0011	uuuu uuuu
LVDC	00 - 000	00 - 000	00 - 000	uu - uuu
INTEG	00	00	00	uu
INTC0	- 000 0000	- 000 0000	- 000 0000	- uuu uuuu
INTC1	0000 0000	0000 0000	0000 0000	uuuu uuuu
INTC2	00	00	00	uu
MFI0	0000 0000	0000 0000	0000 0000	uuuu uuuu
MFI1	- 000 0000	- 000 0000	- 000 0000	- uuu uuuu
MFI2	0000	0000	0000	uuuu
PAWU	0000 0000	0000 0000	0000 0000	uuuu uuuu
PAPU	0000 0000	0000 0000	0000 0000	uuuu uuuu
PA	1111 1111	1111 1111	1111 1111	uuuu uuuu
PAC	1111 1111	1111 1111	1111 1111	uuuu uuuu
PRM	0101 0000	0101 0000	0101 0000	uuuu uuuu
WDTC	0111 1010	0111 1010	0111 1010	uuuu uuuu
TBC	0011 0111	0011 0111	0011 0111	uuuu uuuu
EEA	XX XXXX	XX XXXX	XX XXXX	uu uuuu
EED	XXXX XXXX	XXXX XXXX	XXXX XXXX	uuuu uuuu
EEC	0000	0000	0000	uuuu
ADRL(ADRFS=0)	XXXX	XXXX	XXXX	uuuu
ADRL(ADRFS=1)	XXXX XXXX	XXXX XXXX	XXXX XXXX	uuuu uuuu
ADRH(ADRFS=0)	XXXX XXXX	XXXX XXXX	XXXX XXXX	uuuu uuuu
ADRH(ADRFS=1)	XXXX	XXXX	XXXX	uuuu
ADCR0	011000	011000	011000	uuuuuu
ADCR1	00 -0 - 000	00 -0 - 000	00 -0 - 000	uu -u - uuu
ACERL	1111	1111	1111	uuuu
CPC	1000 01	1000 01	1000 01	uuuu uu
TM0C0	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM0C1	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM0DL	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM0DH	00	00	00	uu
TM0AL	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM0AH	00	00	00	uu
TM1C0	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM1C1	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM1DL	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM1DH	00	00	00	uu

Rev.1.70 532023-04-21



寄存器	上电复位	RES或 LVR 复位	WDT 溢出 (正常模式)	WDT 溢出 (空闲模式)
TM1AL	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM1AH	00	00	00	uu
TM2C0	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM2C1	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM2C2	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM2DL	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM2DH	00	00	00	uu
TM2AL	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM2AH	00	00	00	uu
TM2BL	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM2BH	00	00	00	uu

注: "u"表示不改变

"x"表示未知 "-"表示未定义

Rev.1.70 542023-04-21



### • HT68F03

● HT68F03 寄存器	上电复位	RES或 LVR 复位	WDT 溢出 (正常模式)	WDT 溢出 (空闲模式)
MP0	1xxx xxxx	1xxx xxxx	1xxx xxxx	1uuu uuuu
MP1	1xxx xxxx	1xxx xxxx	1xxx xxxx	1uuu uuuu
BP	0	0	0	u
ACC	XXXX XXXX	uuuu uuuu	uuuu uuuu	uuuu uuuu
PCL	0000 0000	0000 0000	0000 0000	0000 0000
TBLP	XXXX XXXX	uuuu uuuu	uuuu uuuu	uuuu uuuu
TBLH	XX XXXX	uu uuuu	uu uuuu	uu uuuu
ТВНР	XX	uu	uu	uu
STATUS	00 xxxx	uu uuuu	1u uuuu	11 uuuu
SMOD	0000 0011	0000 0011	0000 0011	uuuu uuuu
LVDC	00-000	00 - 000	00 - 000	uu - uuu
INTEG	00	00	00	uu
INTC0	- 000 0000	- 000 0000	- 000 0000	- uuu uuuu
INTC1	0 - 00 0 - 00	0 - 00 0 - 00	0 - 00 0 - 00	u - uu u - uu
INTC2	00	00	00	uu
MFI0	0000 0000	0000 0000	0000 0000	uuuu uuuu
MFI2	0000	0000	0000	uuuu
PAWU	0000 0000	0000 0000	0000 0000	uuuu uuuu
PAPU	0000 0000	0000 0000	0000 0000	uuuu uuuu
PA	1111 1111	1111 1111	1111 1111	uuuu uuuu
PAC	1111 1111	1111 1111	1111 1111	uuuu uuuu
PRM	0101 0000	0101 0000	0101 0000	uuuu uuuu
WDTC	0111 1010	0111 1010	0111 1010	uuuu uuuu
TBC	0011 0111	0011 0111	0011 0111	uuuu uuuu
EEA	XX XXXX	XX XXXX	XX XXXX	uu uuuu
EED	XXXX XXXX	XXXX XXXX	XXXX XXXX	uuuu uuuu
EEC	0000	0000	0000	uuuu
CPC	1000 01	1000 01	1000 01	uuuu uu
TM0C0	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM0C1	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM0DL	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM0DH	00	00	00	uu
TM0AL	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM0AH	00	00	00	uu
TM1C0	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM1C1	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM1DL	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM1DH	00	00	00	uu
TM1AL	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM1AH	00	00	00	uu

注: "u"表示不改变 "x"表示未知 "-"表示未定义

Rev.1.70 552023-04-21



### • HT68F04

● HT68F04 寄存器	上电复位	RES或 LVR 复位	WDT 溢出 (正常模式)	WDT 溢出 (空闲模式)
MP0	XXXX XXXX	XXXX XXXX	XXXX XXXX	uuuu uuuu
MP1	XXXX XXXX	XXXX XXXX	XXXX XXXX	uuuu uuuu
BP	0	0	0	u
ACC	XXXX XXXX	uuuu uuuu	uuuu uuuu	uuuu uuuu
PCL	0000 0000	0000 0000	0000 0000	0000 0000
TBLP	XXXX XXXX	uuuu uuuu	uuuu uuuu	uuuu uuuu
TBLH	- XXX XXXX	- uuu uuuu	- uuu uuuu	- uuu uuuu
ТВНР	XXX	uuu	uuu	uuu
STATUS	00 xxxx	uu uuuu	1u uuuu	11 uuuu
SMOD	0000 0011	0000 0011	0000 0011	uuuu uuuu
LVDC	00 - 000	00 - 000	00 - 000	uu - uuu
INTEG	00	00	00	uu
INTC0	- 000 0000	- 000 0000	- 000 0000	- uuu uuuu
INTC1	0 - 00 0 - 00	0 - 00 0 - 00	0 - 00 0 - 00	u - uu u - uu
INTC2	00	00	00	uu
MFI0	0000 0000	0000 0000	0000 0000	uuuu uuuu
MFI2	0000	0000	0000	uuuu
PAWU	0000 0000	0000 0000	0000 0000	uuuu uuuu
PAPU	0000 0000	0000 0000	0000 0000	uuuu uuuu
PA	1111 1111	1111 1111	1111 1111	uuuu uuuu
PAC	1111 1111	1111 1111	1111 1111	uuuu uuuu
PRM	0101 0000	0101 0000	0101 0000	uuuu uuuu
WDTC	0111 1010	0111 1010	0111 1010	uuuu uuuu
TBC	0011 0111	0011 0111	0011 0111	uuuu uuuu
EEA	XX XXXX	XX XXXX	XX XXXX	uu uuuu
EED	XXXX XXXX	XXXX XXXX	XXXX XXXX	uuuu uuuu
EEC	0000	0000	0000	uuuu
CPC	1000 01	1000 01	1000 01	uuuu uu
TM0C0	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM0C1	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM0DL	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM0DH	00	00	00	uu
TM0AL	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM0AH	00	00	00	uu
TM1C0	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM1C1	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM1DL	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM1DH	00	00	00	uu
TM1AL	0000 0000	0000 0000	0000 0000	uuuu uuuu
TM1AH	00	00	00	uu

注: "u"表示不改变 "x"表示未知 "-"表示未定义

Rev.1.70 562023-04-21



# 输入/输出端口

盛群单片机的输入/输出口控制具有很大的灵活性。大部分引脚可在用户程序控制下被设定为输入或输出。所有引脚的上拉电阻设置以及指定引脚的唤醒设置也都由软件控制,这些特性也使得此类单片机在广泛应用上都能符合开发的需求。

此系列单片机提供 PA 双向输入/输出口。这些寄存器在数据存储器有特定的地址。所有 I/O 口用于输入输出操作。作为输入操作,输入引脚无锁存功能,也就是说输入数据必须在执行"MOV A, [m]",T2 的上升沿准备好,m 为端口地址。对于输出操作,所有数据都是被锁存的,且保持不变直到输出锁存被重写。

### • 输入/输出寄存器列表

寄存器	. ,	位								
名称	7	6	5	4	3	2	1	0		
PAWU	D7	D6	D5	D4	D3	D2	D1	D0		
PAPU	D7	D6	D5	D4	D3	D2	D1	D0		
PA	D7	D6	D5	D4	D3	D2	D1	D0		
PAC	D7	D6	D5	D4	D3	D2	D1	D0		

### 上拉电阻

许多产品应用在端口处于输入状态时需要外加一个上拉电阻来实现上拉的功能。为了免去外部上拉电阻,当引脚规划为输入时,可由内部连接到一个上拉电阻。这些上拉电阻可通过寄存器 PAPU 来设置,它用一个 PMOS 晶体管来实现上拉电阻功能。

#### PAPU 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

0: 除能

1: 使能

#### PA 口唤醒

当使用暂停指令"HALT"迫使单片机进入休眠或空闲模式,单片机的系统时钟将会停止以降低功耗,此功能对于电池及低功耗应用很重要。唤醒单片机有很多种方法,其中之一就是使 PA口的其中一个引脚从高电平转为低电平。这个功能特别适合于通过外部开关来唤醒的应用。PA口的每个引脚可以通过设置 PAWU 寄存器来单独选择是否具有唤醒功能。

### • PAWU 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 PA 口 bit 7~bit 0 唤醒功能控制位

0: 除能

1: 使能

Rev. 1.70 572023-04-21



### 输入/输出端口控制寄存器

输入/输出口具有自己的控制寄存器,即 PAC,用来控制输入/输出状态。从而每个 I/O 引脚都可以通过软件控制,动态的设置为 CMOS 输出或输入。所有的 I/O 端口的引脚都各自对应于 I/O 端口控制的某一位。若 I/O 引脚要实现输入功能,则对应的控制寄存器的位需要设置为"1"。这时程序指令可以直接读取输入脚的逻辑状态。若控制寄存器相应的位被设定为"0",则此引脚被设置为 CMOS 输出。当引脚设置为输出状态时,程序指令读取的是输出端口寄存器的内容。注,如果对输出口做读取动作时,程序读取到的是内部输出数据锁存器中的状态,而不是输出引脚上实际的逻辑状态。

### • PAC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	1	1	1	1	1	1	1	1

Bit 7~0 PA 口 bit 7~bit 0 输入/输出功能控制位

0: 输出

1: 输入

### 引脚重置功能

引脚的多功能可以增加单片机应用的灵活性。有限的引脚个数将会限制设计者,而引脚的多功能将会解决很多此类问题。每个功能可单独选择所在的引脚,以及一个确定的优先级,使得引脚上多种功能可以同时使用。此外,一些引脚功能可以通过寄存器 PRM 进行设定。总的来说,模拟功能比数字功能拥有更高的优先级。但是,若有两个以上的模拟功能同时使能且模拟信号来自同一引脚时,模拟输入将在内部连接所有这些有效模拟功能模块。

#### 引脚重置寄存器

封装中有限的引脚个数会对某些单片机功能造成影响。然而,引脚功能重置和引脚功能选择, 使得小封装单片机具有更多不同的功能。

## • PRM 寄存器 -- HT66F03/ HT68F03/ HT68F04

Bit	7	6	5	4	3	2	1	0
Name	PRML3	PRML2	PRML1	PRML0		PRMS2	PRMS1	PRMS0
R/W	R/W	R/W	R/W	R/W	_	R/W	R/W	R/W
POR	0	1	0	1	_	0	0	0

Bit 7~4 **PRML3~PRML0**: 引脚重置功能锁位(默认值: 0101)

1010: PRM 寄存器写操作使能 其它: PRM 寄存器写操作除能

Bit 3 未定义,读为"0"

Bit 2 PRMS2: INT/TCK1 引脚功能重置选择位

1: INT on PA7, TCK1 on PA7 0: INT on PA3, TCK1 on PA3

Bit 1~0 PRMS1~PRMS0: TP0/TP1/TCK0 引脚功能重置选择位

0x: TP0 on PA3, TP1/TCK0 on PA4 10: TP0 on PA5, TP1/TCK0 on PA6 11: TP0 on PA2, TP1/TCK0 on PA7

Rev. 1.70 582023-04-21



### • PRM 寄存器 -- HT66F04

Bit	7	6	5	4	3	2	1	0
Name	PRML3	PRML2	PRML1	PRML0		PRMS2	PRMS1	PRMS0
R/W	R/W	R/W	R/W	R/W	_	R/W	R/W	R/W
POR	0	1	0	1	_	0	0	0

Bit 7~4 **PRML3~PRML0**: 引脚重置功能锁位(默认值: 0101)

1010: PRM 寄存器写操作使能 其它: PRM 寄存器写操作除能

Bit 3 未定义,读为"0"

Bit 2 PRMS2: INT/TCK1 引脚功能重置选择位


1: INT on PA7, TCK1 on PA7 0: INT on PA3, TCK1 on PA3

Bit 1~0 PRMS1~PRMS0: 引脚功能重置选择位

00: TP0/TCK2 on PA3, TP1/TCK0 on PA4, TP2B on PA5, TP2A on PA6 01: TP0/TCK2 on PA3, TP1/TCK0 on PA4, TP2B on PA0, TP2A on PA1 10: TP0/TCK2 on PA5, TP1/TCK0 on PA6, TP2B on PA2, TP2A on PA7 11: TP0/TCK2 on PA2, TP1/TCK0 on PA7, TP2B on PA5, TP2A on PA6


### 输入/输出引脚结构

下图为输入/输出引脚的内部结构图。输入/输出引脚的准确逻辑结构图可能与此图不同,这里 只是为了方便对 I/O 引脚功能的理解提供的一个参考。图中的引脚共用结构并非针对所有单片机。



Rev. 1.70 592023-04-21





A/D 输入/输出端口

### 编程注意事项

在编程中,最先要考虑的是端口的初始化。复位之后,所有的输入/输出数据及端口控制寄存器都将被设为逻辑高。所有输入/输出引脚默认为输入状态,而其电平则取决于其它相连接电路以及是否选择了上拉电阻。如果端口控制寄存器 PAC,某些引脚位被设定输出状态,这些输出引脚会有初始高电平输出,除非数据寄存器端口 PA 在程序中被预先设定。设置哪些引脚是输入及哪些引脚是输出,可通过设置正确的值到适当的端口控制寄存器,或使用指令"SET [m].i"及"CLR [m].i"来设定端口控制寄存器中个别的位。注意,当使用这些位控制指令时,系统即将产生一个读一修改-写的操作。单片机需要先读入整个端口上的数据,修改个别的位,然后重新把这些数据写入到输出端口。

PA口的每个引脚都带唤醒功能。单片机处于休眠或空闲模式时,有很多方法可以唤醒单片机,其中之一就是通过PA任一引脚电平从高到低转换的方式,可以设置PA口一个或多个引脚具有唤醒功能。

Rev. 1.70 602023-04-21



# 定时器模块 - TM

控制和测量时间在任何单片机中都是一个很重要的部分。每个单片机提供几个定时器模块(简称 TM),来实现和时间有关的功能。定时器模块是包括多种操作的定时单元,提供的操作有:定时/事件计数器,捕捉输入,比较匹配输出,单脉冲输出以及 PWM 输出等功能。每个定时器模块有两个或三个独立中断。每个 TM 外加的输入输出引脚,扩大了定时器的灵活性,便于用户使用。

这里只介绍各种 TM 的共性, 更多详细资料请参考简易型, 标准型和增强型定时器章节。

## 简介

该系列单片机包含 2 到 3 个 TM,取决于所选单片机的型号,分别命名为 TM0,TM1 和 TM2。每个 TM 可被划分为一个特定的类型,即简易型 TM,标准型 TM 或增强型 TM。虽然性质相似,但不同 TM 特性复杂度不同。本章介绍简易型,标准型和增强型 TM 的共性,更多详细资料分别见后面各章。三种类型 TM 的特性和区别见下表。

功能	CTM	STM	ETM
定时/计数器	√	√	√
捕捉输入	_	√	√
比较匹配输出	√	√	√
PWM 通道数	1	1	2
单脉冲输出	_	1	2
PWM 对齐方式	边沿对齐	边沿对齐	边沿&中心对齐
PWM 调节周期&占空比	占空比或周期	占空比或周期	占空比或周期

TM 功能概要

该系列每款单片机包括一定数目的定时器单元,其中有简易型,标准型和增强型 TM,依次命名为 TM0~TM2 并见下表。

单片机	TM0	TM1	TM2
HT66F03/HT68F03/HT68F04	10-bit CTM	10-bit STM	_
HT66F04	10-bit CTM	10-bit STM	10-bit ETM

TM 名称/类型参考

#### TM 操作

三种不同类型的 TM 提供从简单的定时操作到 PWM 信号产生等多种功能。理解 TM 操作的关键是比较 TM 内独立运行的计数器的值与内部比较器的预置值。当计数器的值与比较器的预置值相同时,则比较匹配,TM 中断信号产生,清零计数器并改变 TM 输出引脚的状态。用户选择内部时钟或外部时钟来驱动内部 TM 计数器。

#### TM 时钟源

驱动 TM 计数器的时钟源很多。通过设置 TM 控制寄存器的  $TnCK2\sim TnCK0$  位,选择所需的时钟源。该时钟源来自系统时钟  $f_{SYS}$  或内部高速时钟  $f_{H}$  或  $f_{TBC}$  时钟源或外部 TCKn 引脚。注意:设置  $TnCK2\sim TnCK0$  为 101,将选择 TM 预设时钟输入,有效切断 TM 时钟源。TCKn 引脚时钟源用于允许外部信号作为 TM 时钟源或用于事件计数。

#### TM 中断

简易型和标准型 TM 都拥有两个内部中断,分别是内部比较器 A 或比较器 P, 当比较匹配发生时产生 TM 中断。增强型 TM 有三个内部比较器, 即比较器 A 或比较器 B 或比较器 P, 相应的有

Rev.1.70 612023-04-21



三个内部中断。当 TM 中断产生时, 计数器清零并改变 TM 输出引脚的状态。

### TM 外部引脚

无论哪种类型的 TM,都有一个 TM 输入引脚 TCKn。通过设置 TMnC0 寄存器中的 TnCK2~TnCK0 位,选择 TM 功能并将该引脚作为 TM 时钟源输入脚。外部时钟源可通过该引脚来 驱动内部 TM。外部 TM 输入脚也与其它功能共用,但是,如果设置适当值给 TnCK2~TnCK0,该 引脚会连接到内部 TM。TM 引脚可选择上升沿有效或下降沿有效。


每个 TM 有一个或多个输出引脚 TPn。当 TM 工作在比较匹配输出模式且比较匹配发生时,这些引脚会由 TM 控制切换到高电平或低电平或翻转。外部 TPn 输出引脚也被 TM 用来产生 PWM 输出波形。当 TM 输出引脚与其它功能共用时,TM 输出功能需要通过寄存器先被设置。寄存器中的一个单独位用于决定其相关引脚用于外部 TM 输出还是用于其它功能。每个单片机和不同类型 TM 中输出引脚的个数是不同的,详见下表。

单片机	CTM	STM	ETM
HT66F03/HT68F03/HT68F04	TP0	TP1	_
HT66F04	TP0	TP1	TP2A, TP2B

TM 输出引脚

### 编程注意事项

TM 计数寄存器和捕捉/比较寄存器 CCRA、CCRB 为 10-bit 或 16-bit 的寄存器,含有低字节和高字节结构。高字节可直接访问,低字节则仅能通过一个内部 8-bit 的缓存器进行访问。读写这些成对的寄存器需通过特殊的方式。值得注意的是 8-bit 缓存器的存取数据及相关低字节的读写操作仅在其相应的高字节读取操作执行时发生。CCRA 和 CCRB 寄存器的操作如下所示,同时因为这些成对的寄存器用上述所说的特殊的方式进行读写。因此建议使用"MOV"指令用如下方式对 CCRA 和 CCRB 低字节寄存器 TMxAL 以及 TMxBL 操作。若不用下述过程进行操作,将会导致不可预知的结果。



读写流程如下步骤所示:

- 写数据至 CCRB 或 CCRA
  - ◆ 步骤 1. 写数据至低字节寄存器 TMxAL 或 TMxBL
    - 注意,此时数据仅写入 8-bit 缓存器。
  - ◆ 步骤 2. 写数据至高字节寄存器 TMxAH 或 TMxBH
- 注意,此时数据直接写入高字节寄存器,同时锁存在 8-bit 缓存器中的数据写入低字节寄存器。
- 由计数器寄存器和 CCRB 或 CCRA 中读取数据
  - ◆ 步骤 1.由高字节寄存器 TMxDH, TMxAH 或 TMxBH 读取数据
    - 注意,此时高字节寄存器中的数据直接读取,同时由低字节寄存器读取的数据锁存至 8-bit 缓存器中。
  - ◆ 步骤 2. 由低字节寄存器 TMxDL、TMxAL 或 TMxBL 读取数据

Rev. 1.70 622023-04-21




- 注意,此时读取 8-bit 缓存器中的数据。

# 简易型 TM

虽然简易型 TM 是三种 TM 类型中最简单的形式,但仍然包括三种工作模式,即比较匹配输出,定时/事件计数器和 PWM 输出模式。简易型 TM 也由外部输入脚控制并驱动一个外部输出脚。

CTM	名称	TM 编号	TM 输入引脚	TM 输出引脚
HT66F03				
HT66F04	10-bit CTM	0	TCVO	TP0
HT68F03			TCK0	
HT68F04				



简易型 TM 方框图 (n=0)

### 简易型 TM 操作

简易型 TM 核心是一个由用户选择的内部或外部时钟源驱动的 10 位向上计数器,它还包括两个内部比较器即比较器 A 和比较器 P。这两个比较器将计数器的值与 CCRP 和 CCRA 寄存器中的值进行比较。CCRP 是 3 位的,与计数器的高 3 位比较;而 CCRA 是 10 位的,与计数器的所有位比较。

通过应用程序改变 10 位计数器值的唯一方法是使 TnON 位发生上升沿跳变清除计数器。此外,计数器溢出或比较匹配也会自动清除计数器。上述条件发生时,通常情况会产生 TM 中断信号。简易型 TM 可工作在不同的模式,可由包括来自输入脚的不同时钟源驱动,也可以控制输出脚。所有工作模式的设定都是通过设置相关寄存器来实现的。

Rev. 1.70 632023-04-21



### 简易型 TM 寄存器介绍

简易型 TM 的所有操作由六个寄存器控制。其中包含一对只读寄存器用来存放 10 位计数器的值,一对读/写寄存器存放 10 位 CCRA 的值,剩下两个控制寄存器设置不同的操作和控制模式以及 CCRP 的 3 个位。

Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TM0C0	T0PAU	T0CK2	T0CK1	T0CK0	T0ON	T0RP2	T0RP1	T0RP0
TM0C1	T0M1	T0M0	T0IO1	T0IO0	T0OC	T0POL	T0DPX	T0CCLR
TM0DL	D7	D6	D5	D4	D3	D2	D1	D0
TM0DH		_	_	_	_	_	D9	D8
TM0AL	D7	D6	D5	D4	D3	D2	D1	D0
TM0AH			_				D9	D8

简易型 TM 寄存器列表

### • TM0DL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R	R	R	R	R	R	R	R
POR	0	0	0	0	0	0	0	0

Bit 7~0 **TM0DL:** TM0 计数器低字节寄存器 bit 7~bit 0 TM0 10-bit 计数器 bit 7~bit 0

### • TM0DH 寄存器

Bit	7	6	5	4	3	2	1	0
Name		_	_	_			D9	D8
R/W	_	_	_	_	_	_	R	R
POR		_		_		_	0	0

Bit 7~2 未定义,读为"0"

Bit 1~0 TM0DH: TM0 计数器高字节寄存器 bit 1~bit 0

TM0 10-bit 计数器 bit 9~bit 8

### • TM0AL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 **TM0AL:** TM0 CCRA 低字节寄存器 bit 7~bit 0 TM0 10-bit CCRA bit 7~bit 0

### • TM0AH 寄存器

Bit	7	6	5	4	3	2	1	0
Name		_	_	_	_	_	D9	D8
R/W		_	_	_	_	_	R/W	R/W
POR		_	_	_	_	_	0	0

Bit 7~2 未定义,读为"0"

Rev.1.70 642023-04-21



Bit 1~0 TM0AH: TM0 CCRA 高字节寄存器 bit 1~bit 0 TM0 10-bit CCRA bit 9~bit 8

Rev.1.70 652023-04-21



#### • TM0C0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	T0PAU	T0CK2	T0CK1	T0CK0	T0ON	T0RP2	T0RP1	T0RP0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7 TOPAU: TM0 计数器暂停控制位

0: 运行

1: 暂停

通过设置此位为高可使计数器暂停,清零此位恢复正常计数器操作。当处于暂停条件时,TM 保持上电状态并继续耗电。当此位由低到高转换时,计数器将保留其剩余值,直到此位再次改变为低电平,从此值开始继续计数。

Bit 6~4 T0CK2~T0CK0: 选择 TM0 计数时钟位

000:  $f_{SYS}/4$ 

001: f<sub>SYS</sub>

010:  $f_H/16$ 

011: f<sub>H</sub>/64

100: f<sub>TBC</sub>

101: 保留位

110: TCK0 上升沿时钟

111: TCK0 下降沿时钟

此三位用于选择 TM 的时钟源。选择保留时钟输入将有效地除能内部计数器。外部引脚时钟源能被选择在上升沿或下降沿有效。fsys 是系统时钟,f<sub>H</sub>和 fr<sub>BC</sub> 是其它的内部时钟源,细节方面请参考振荡器章节。

Bit 3 TOON: TM0 计数器 On/Off 控制位

0: Off

1: On

此位控制 TM 的总开关功能。设置此位为高则使能计数器使其运行,清零此位则除能 TM。清零此位将停止计数器并关闭 TM 减少耗电。当此位经由低到高转换时,内部计数器将清零。当此位经由高到低转换时,内部计数器将保持其剩余值直到此位再次变成高电平。

若 TM 处于比较匹配输出模式时(通过 T0OC 位指定),当 T0ON 位经由低到高的转换时,TM 输出脚将重置其初始值。

Bit 2~0 TORP2~TORPO: TMO CCRP 3-bit 寄存器,对应于 TMO 计数器 bit 9~bit 7 比较器 P 匹配周期

000: 1024 个 TM0 时钟周期

001: 128 个 TM0 时钟周期

010: 256 个 TM0 时钟周期

011: 384 个 TM0 时钟周期

100: 512 个 TM0 时钟周期

101: 640 个 TM0 时钟周期

110: 768 个 TM0 时钟周期

111: 896 个 TM0 时钟周期

此三位设定内部 CCRP 3-bit 寄存器的值,然后与内部计数器的高三位进行比较。如果 T0CCLR 位设定为 0 时,比较结果可选择清除内部计数器。T0CCLR 位设为低,内部计数器在比较器 P 比较匹配发生时被重置;由于 CCRP 只与计数器高三位比较,比较结果是 128 时钟周期的倍数。CCRP 被清零时,实际上会使得计数器在最大值溢出。

Rev. 1.70 662023-04-21



#### • TM0C1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	T0M1	T0M0	T0IO1	T0IO0	T0OC	T0POL	T0DPX	T0CCLR
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~6 **T0M1~T0M0**: 选择 TM0 工作模式位

00: 比较匹配输出模式

01: 未定义模式

10: PWM 模式

11: 定时/计数器模式

这两位设置 TM 需要的工作模式。为了确保操作可靠, TM 应在 T0M1 和 T0M0 位有任何改变前先 关掉。在定时/计数器模式, TM 输出脚控制必须除能。

Bit 5~4 TOIO1~TOIO0: 选择 TPO 输出功能位

比较匹配输出模式

00: 无变化

01: 输出低

10: 输出高

11: 输出翻转

PWM 模式

00: 强制无效状态

01: 强制有效状态

10: PWM 输出

11: 未定义

定时/计数器模式

未使用

此两位用于决定在一定条件达到时 TM 输出脚如何改变状态。这两位值的选择决定 TM 运行在哪种模式下。

在比较匹配输出模式下,T0IO1 和 T0IO0 位决定当比较器 A 比较匹配输出发生时 TM 输出脚如何改变状态。当比较器 A 比较匹配输出发生时 TM 输出脚能设为切换高、切换低或翻转当前状态。若此两位同时为 0 时,这个输出将不会改变。TM 输出脚的初始值通过 TM0C1 寄存器的 T0OC 位设置取得。注意,由 T0IO1 和 T0IO0 位得到的输出电平必须与通过 T0OC 位设置的初始值不同,否则当比较匹配发生时,TM 输出脚将不会发生变化。在 TM 输出脚改变状态后,通过 T0ON 位由低到高电平的转换复位至初始值。

在 PWM 模式,T0IO1 和 T0IO0 用于决定比较匹配条件发生时怎样改变 TM 输出脚的状态。PWM 输出功能通过这两位的变化进行更新。仅在 TM0 关闭时改变 T0IO1 和 T0IO0 位的值是很有必要的。若在 TM 运行时改变 T0IO1 和 T0IO0 的值,PWM 输出的值是无法预料的。

Bit 3 TOOC: TPO 输出控制位

比较匹配输出模式

0: 初始低

1: 初始高

PWM 模式

0: 低有效

1: 高有效

这是 TM 输出脚输出控制位。它取决于 TM 此时正运行于比较匹配输出模式还是 PWM 模式。若 TM 处于定时/计数器模式,则其不受影响。在比较匹配输出模式时,比较匹配发生前其决定 TM 输出脚的逻辑电平值。在 PWM 模式时,其决定 PWM 信号是高有效还是低有效。

Bit 2 TOPOL: TPO 输出极性控制位

0: 同相

1: 反相

此位控制 TP0 输出脚的极性。此位为高时 TM 输出脚反相,为低时 TM 输出脚同相。若 TM 处于定时/计数器模式时其不受影响。

Bit 1 TODPX: TM0 PWM 周期/占空比控制位

0: CCRP - 周期; CCRA - 占空比

Rev. 1.70 672023-04-21



1: CCRP - 占空比; CCRA - 周期

此位决定 CCRA 与 CCRP 寄存器哪个被用于 PWM 波形的周期和占空比控制。

Bit 0 TOCCI

TOCCLR: 选择 TM0 计数器清零条件位

0: TM0 比较器 P 匹配

1: TM0 比较器 A 匹配

此位用于选择清除计数器的方法。简易型 TM 包括两个比较器-比较器 A 和比较器 P。这两个比较器每个都可以用作清除内部计数器。TOCCLR 位设为高,计数器在比较器 A 比较匹配发生时被清除;此位设为低,计数器在比较器 P 比较匹配发生或计数器溢出时被清除。计数器溢出清除的方法仅在 CCRP 被清除为 0 时才能生效。TOCCLR 位在 PWM 模式时未使用。

#### 简易型 TM 工作模式

简易型 TM 有三种工作模式,即比较匹配输出模式,PWM 模式或定时/计数器模式。通过设置TM0C1 寄存器的 T0M1 和 T0M0 位选择任意工作模式。

#### 比较匹配输出模式


为使 TM 工作在此模式,TM0C1 寄存器中的 T0M1 和 T0M0 位需要设置为"00"。当工作在该模式,一旦计数器使能并开始计数,有三种方法来清零,分别是: 计数器溢出,比较器 A 比较匹配发生和比较器 P 比较匹配发生。当 T0CCLR 位为低,有两种方法清除计数器。一种是比较器 P 比较匹配发生,另一种是 CCRP 所有位设置为零并使得计数器溢出。此时,比较器 A 和比较器 P 的请求标志位 T0AF 和 T0PF 将分别置起。

如果 TM0C1 寄存器的 T0CCLR 位设置为高,当比较器 A 比较匹配发生时计数器被清零。此时,即使 CCRP 寄存器的值小于 CCRA 寄存器的值,仅 T0AF 中断请求标志产生。所以当 T0CCLR 为高时,不产生 T0PF 中断请求标志。如果 CCRA 被清零,当计数达到最大值 3FFH 时,计数器溢出,而此时不产生 T0AF 请求标志。

正如该模式名所言,当比较匹配发生后,TM 输出脚状态改变。当比较器 A 比较匹配发生后 T0AF 标志产生时,TM 输出脚状态改变。比较器 P 比较匹配发生时产生的 T0PF 标志不影响 TM 输出脚。TM 输出脚状态改变方式由 TM0C1 寄存器中 T0IO1 和 T0IO0 位决定。当比较器 A 比较匹配发生时,T0IO1 和 T0IO0 位决定 TM 输出脚输出高,低或翻转当前状态。TM 输出脚初始值,既可以通过 T0ON 位由低到高电平的变化设置,也可以由 T0OC 位设置。注意,若 T0IO1 和 T0IO0 位同时为 0 时,引脚输出不变。

Rev. 1.70 682023-04-21





比较匹配输出模式 -- TnCCLR=0


注: 1.TnCCLR=0, 比较器 P 匹配将清除计数器

2.TM 输出脚仅由 TnAF 标志位控制 3.在 TnON 上升沿 TM 输出脚复位至初始值

4. n=0

Rev.1.70 692023-04-21





比较匹配输出模式 -- TnCCLR=1

注: 1.TnCCLR=1,比较器 A 匹配将清除计数器

2.TM 输出脚仅由 TnAF 标志位控制

3.在 TnON 上升沿 TM 输出脚复位至初始值

4.当 TnCCLR=1 时, TnPF 标志位不会产生

5. n=0

Rev.1.70 702023-04-21



#### 定时/计数器模式

为使 TM 工作在此模式,TM0C1 寄存器中的 T0M1 和 T0M0 位需要设置为"11"。定时/计数器模式与比较输出模式操作方式相同,并产生同样的中断请求标志。不同的是,在定时/计数器模式下 TM 输出脚未使用。因此,比较匹配输出模式中的描述和时序图可以适用于此功能。该模式中未使用的 TM 输出脚用作普通 I/O 脚或其它功能。

#### PWM 输出模式

为使 TM 工作在此模式, TM0C1 寄存器中的 T0M1 和 T0M0 位需要设置为"10"。TM 的 PWM 功能在马达控制,加热控制,照明控制等方面十分有用。给 TM 输出脚提供一个频率固定但占空比可调的信号,将产生一个有效值等于 DC 均方根的 AC 方波。

由于 PWM 波形的周期和占空比可调,其波形的选择就极其灵活。在 PWM 模式中,T0CCLR 位不影响 PWM 操作。CCRA 和 CCRP 寄存器决定 PWM 波形,一个用来清除内部计数器并控制 PWM 波形的频率,另一个用来控制占空比。哪个寄存器控制频率或占空比取决于 TM0C1 寄存器的 T0DPX 位。所以 PWM 波形频率和占空比由 CCRA 和 CCRP 寄存器共同决定。

当比较器 A 或比较器 P 比较匹配发生时,将产生 CCRA 或 CCRP 中断标志。TM0C1 寄存器中的 T0OC 位决定 PWM 波形的极性,T0IO1 和 T0IO0 位使能 PWM 输出或将 TM 输出脚置为逻辑高或逻辑低。T0POL 位对 PWM 输出波形的极性取反。

#### • CTM, PWM 模式, 边沿对齐模式, T0DPX=0

CCRP	001b	010b	011b	100b	101b	110b	111b	000b
Period	128	256	384	512	640	768	896	1024
Duty				CC	RA			

若 fsys=16MHz, TM 时钟源选择 fsys/4, CCRP=100b, CCRA=128,

CTM PWM 输出频率=(fsys/4)/512= fsys/2048=7.8125kHz, dutv=128/512=25%

若由 CCRA 寄存器定义的 Duty 值等于或大于 Period 值, PWM 输出占空比为 100%


#### • CTM, PWM 模式, 边沿对齐模式, T0DPX=1

CCRP	001b	010b	011b	100b	101b	110b	111b	000b	
Period		CCRA							
Duty	128	256	384	512	640	768	896	1024	

PWM 的输出周期由 CCRA 寄存器的值与 TM 的时钟共同决定, PWM 的占空比由 CCRP 寄存器的值决定。

Rev. 1.70 712023-04-21





PWM 模式 -- TnDPX=0

注: 1.TnDPX=0, CCRP 清除计数器

2.计数器清零并设置 PWM 周期


3.当 TnIO1, TnIO0=00 或 01, PWM 功能不变

4.TnCCLR 位不影响 PWM 操作

5. n=0

Rev.1.70 722023-04-21





PWM 模式 -- TnDPX=1

注: 1.TnDPX=1, CCRA 清除计数器

2.计数器清零并设置 PWM 周期

3.当 TnIO1, TnIO0=00 或 01, PWM 功能不变

4.TnCCLR 位不影响 PWM 操作

5. n=0

Rev.1.70 732023-04-21

## 标准型 TM - STM

标准型 TM 包括 5 种工作模式,即比较匹配输出,定时/事件计数器,捕捉输入,单脉冲输出和 PWM 输出模式。标准型 TM 也由外部输入脚控制并驱动一个外部输出脚。

CTM	名称	TM 编号	TM 输入引脚	TM 输出引脚
HT66F03				
HT66F04	10 1.4 CTM	1	TCV1	TP1
HT68F03	10-bit STM	1	TCK1	171
HT68F04				

#### 标准型 TM 操作


标准型 TM 有五种工作模式,即比较匹配输出模式,PWM 输出模式,单脉冲输出模式,捕捉输入模式和定时/计数器模式。通过 TM1C1 寄存器的 T1M1 和 T1M0 位选择工作模式。

标准型 TM 的核心是一个由用户选择的内部或外部时钟源驱动的 10 位向上计数器,它还包括两个内部比较器即比较器 A 和比较器 P。这两个比较器将计数器的值与 CCRP 和 CCRA 寄存器中的值进行比较。CCRP 是 3 位宽度,与计数器的高 3 位比较;而 CCRA 是 10 位的,与计数器的所有位比较。

通过应用程序改变 10 位计数器值的唯一方法是使 T1ON 位发生上升沿跳变清除计数器。此外,计数器溢出或比较匹配也会自动清除计数器。上述条件发生时,通常情况会产生 TM 中断信号。标准型 TM 可工作在不同的模式,可由包括来自输入脚的不同时钟源驱动,也可以控制输出脚。所有工作模式的设定都是通过设置相关寄存器来实现的。

#### 标准型 TM 寄存器介绍

标准型 TM 的所有工作模式由一系列寄存器控制。一对只读寄存器用来存放 10 位计数器的值,一对读/写寄存器存放 10 位 CCRA 的值。剩下两个控制寄存器设置工作模式,以及 CCRP 的 3 个位。



标准型 TM 框图(n=1)

Rev. 1.70 742023-04-21



Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TM1C0	T1PAU	T1CK2	T1CK1	T1CK0	T10N	T1RP2	T1RP1	T1RP0
TM1C1	T1M1	T1M0	T1IO1	T1IO0	T1OC	T1POL	T1DPX	T1CCLR
TM1DL	D7	D6	D5	D4	D3	D2	D1	D0
TM1DH	_	_	_	_	_	_	D9	D8
TM1AL	D7	D6	D5	D4	D3	D2	D1	D0
TM1AH		_	_	_			D9	D8

标准型 TM 寄存器列表

#### • TM1C0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	T1PAU	T1CK2	T1CK1	T1CK0	T10N	T1RP2	T1RP1	T1RP0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7 T1PAU: TM1 计数器暂停控制位

0: 运行

1: 暂停

通过设置此位为高可使计数器暂停,清零此位恢复正常计数器操作。当处于暂停条件时,TM 保持上电状态并继续耗电。当此位由低到高转变时,计数器将保留其剩余值,直到此位再次改变为低电平,并从此值开始继续计数。

Bit 6~4 T1CK2~T1CK0: 选择 TM1 计数器时钟位

000:  $f_{SYS}/4$ 

001: f<sub>SYS</sub>

010:  $f_H/16$ 

011: fн/64

100: ftbc

101: 保留位

110: TCK1 上升沿时钟

111: TCK1 下降沿时钟

此三位用于选择 TM 的时钟源。选择保留时钟输入将有效地除能内部计数器。外部引脚时钟源能被选择在上升沿或下降沿有效。 $f_{SYS}$  是系统时钟, $f_{H}$ 和  $f_{TBC}$  是其它的内部时钟源,细节方面请参考振荡器章节。

Bit 3 T1ON: TM1 计数器 On/Off 控制位

0: Off

1: On

此位控制 TM 的总开关功能。设置此位为高则使能计数器使其运行,清零此位则除能 TM。清零此位将停止计数器并关闭 TM 减少耗电。当此位经由低到高转换时,内部计数器将清零。当此位经由高到低转换时,内部计数器将保持其剩余值直到此位再次变成高电平。

若 TM 处于比较匹配输出模式(通过 T1OC 位指定), 当 T1ON 位经由低到高的转变时, TM 输出脚将重置其初始值。

Bit 2~0 T1RP2~T1RP0: TM1 CCRP 3-bit 寄存器,对应于 TM1 计数器 bit 9~bit 7 比较器 P 匹配周期

000: 1024 个 TM1 时钟周期

001: 128 个 TM1 时钟周期

010: 256 个 TM1 时钟周期

011: 384 个 TM1 时钟周期

100: 512 个 TM1 时钟周期

101: 640 个 TM1 时钟周期

110: 768 个 TM1 时钟周期

111: 896 个 TM1 时钟周期

此三位设定内部 CCRP 3-bit 寄存器的值,然后与内部计数器的高三位进行比较。如果 T1CCLR 位设定为 0 时,比较结果可选择清除内部计数器。T1CCLR 位设为低,内部计数器在比较器 P 比较匹配发生时被重置;由于 CCRP 只与计数器高三位比较,比较结果是 128 时钟周期的倍数。CCRP被清零时,实际上会使得计数器在最大值溢出。

Rev. 1.70 752023-04-21



#### • TM1C1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	T1M1	T1M0	T1IO1	T1IO0	T1OC	T1POL	T1DPX	T1CCLR
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~6 **T1M1~T1M0:** 选择 TM1 工作模式位

00: 比较匹配输出模式

01: 捕捉输入模式

10: PWM 模式或单脉冲输出模式

11: 定时/计数器模式

这两位设置 TM 需要的工作模式。为了确保操作可靠,TM 应在 T1M1 和 T1M0 位有任何改变前先关掉。在定时/计数器模式,TM 输出脚控制必须除能。

Bit 5~4 **T1IO1~T1IO0:** 选择 TP1 输出功能位

比较匹配输出模式

00: 无变化

01: 输出低

10: 输出高

11: 输出翻转

PWM 模式/单脉冲输出模式

00: 强制无效状态

01: 强制有效状态

10: PWM 输出

11: 单脉冲输出

捕捉输入模式

00: 在 TP1 上升沿输入捕捉

01: 在 TP1 下降沿输入捕捉

10: 在 TP1 双沿输入捕捉

11: 输入捕捉除能

定时/计数器模式

未使用

此两位用于决定在一定条件达到时 TM 输出脚如何改变状态。这两位值的选择决定 TM 运行在哪种模式下。

在比较匹配输出模式下,TIIO1 和 TIIO0 位决定当从比较器 A 比较匹配输出发生时 TM 输出脚如何改变状态。当从比较器 A 比较匹配输出发生时 TM 输出脚能设为切换高、切换低或翻转当前状态。若此两位同时为 0 时,这个输出将不会改变。TM 输出脚的初始值通过 TMIC1 寄存器的TIOC 位设置取得。注意,由 TIIO1 和 TIIO0 位得到的输出电平必须与通过 TIOC 位设置的初始值不同,否则当比较匹配发生时,TM 输出脚将不会发生变化。在 TM 输出脚改变状态后,通过TION 位由低到高电平的转换复位至初始值。

在 PWM 模式,TIIO1 和 TIIO0 用于决定比较匹配条件发生时怎样改变 TM 输出脚的状态。PWM 输出功能通过这两位的变化进行更新。仅在 TM1 关闭时改变 TIIO1 和 TIIO0 位的值是很有必要的。若在 TM 运行时改变 TIIO1 和 TIIO0 的值,PWM 输出的值是无法预料的。

Bit 3 T1OC: TP1 输出控制位

比较匹配输出模式

0: 初始低

1: 初始高

PWM 模式/单脉冲输出模式

0: 低有效

1: 高有效

这是 TM 输出脚输出控制位。它取决于 TM 此时正运行于比较匹配输出模式还是 PWM 模式/单脉冲输出模式。若 TM 处于定时/计数器模式,则其不受影响。在比较匹配输出模式时,比较匹配发生前其决定 TM 输出脚的逻辑电平值。在 PWM 模式时,其决定 PWM 信号是高有效还是低有效。

Bit 2 T1POL: TP1 输出极性控制位

0: 同相

1: 反相

Rev. 1.70 762023-04-21



此位控制 TP1 输出脚的极性。此位为高时 TM 输出脚反相,为低时 TM 输出脚同相。若 TM 处于定时/计数器模式时其不受影响。

Bit 1 T1DPX: TM1 PWM 周期/占空比控制位

0: CCRP - 周期; CCRA - 占空比 1: CCRP - 占空比; CCRA - 周期

此位决定 CCRA 与 CCRP 寄存器哪个被用于 PWM 波形的周期和占空比控制。

Bit 0 T1CCLR:选择TM1计数器清零条件位

0: TM1 比较器 P 匹配 1: TM1 比较器 A 匹配

此位用于选择清除计数器的方法。标准型 TM 包括两个比较器-比较器 A 和比较器 P。这两个比较器每个都可以用作清除内部计数器。T1CCLR 位设为高,计数器在比较器 A 比较匹配发生时被清除;此位设为低,计数器在比较器 P 比较匹配发生或计数器溢出时被清除。计数器溢出清除的方法仅在 CCRP 被清除为 0 时才能生效。T1CCLR 位在 PWM,单脉冲或输入捕捉模式时未使用。

#### • TM1DL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R	R	R	R	R	R	R	R
POR	0	0	0	0	0	0	0	0

Bit 7~0 TM1DL: TM1 计数器低字节寄存器 bit 7~bit 0

TM1 10-bit 计数器 bit 7~bit 0

#### • TM1DH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	_	_	_	_			D9	D8
R/W	_	_	_	_	_	_	R	R
POR				_			0	0

Bit 7~2 未定义, 读为"0"

Bit 1~0 TM1DH: TM1 计数器高字节寄存器 bit 1~bit 0

TM1 10-bit 计数器 bit 9~bit 8

#### • TM1AL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 TM1AL: TM1 CCRA 低字节寄存器 bit 7~bit 0

TM1 10-bit CCRA bit 7~bit 0

#### • TM1AH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	_	_	_	_			D9	D8
R/W	_	_	_	_	_	_	R/W	R/W
POR	_	_	_	_	_	_	0	0

Bit 7~2 未定义,读为"0"

Bit 1~0 TM1AH: TM1 CCRA 高字节寄存器 bit 1~bit 0

TM1 10-bit CCRA bit 9~bit 8

#### 标准型 TM 工作模式

标准型 TM 有五种工作模式,即比较匹配输出模式,PWM 输出模式,单脉冲输出模式,捕捉

Rev.1.70 772023-04-21




输入模式或定时/计数器模式。通过设置 TM1C1 寄存器的 T1M1 和 T1M0 位选择任意模式。

#### 比较匹配输出模式

为使 TM 工作在此模式,TM1C1 寄存器中的 T1M1 和 T1M0 位需要设置为"00"。当工作在该模式,一旦计数器使能并开始计数,有三种方法来清零,分别是: 计数器溢出,比较器 A 比较匹配发生和比较器 P 比较匹配发生。当 T1CCLR 位为低,有两种方法清除计数器。一种是比较器 P 比较匹配发生,另一种是 CCRP 所有位设置为零并使得计数器溢出。此时,比较器 A 和比较器 P 的请求标志位 T1AF 和 T1PF 将分别置位。

如果 TM1C1 寄存器的 T1CCLR 位设置为高,当比较器 A 比较匹配发生时计数器被清零。此时,即使 CCRP 寄存器的值小于 CCRA 寄存器的值,仅产生 T1AF 中断请求标志。所以当 T1CCLR 为高时,不会产生 T1PF 中断请求标志。在比较匹配输出模式下,CCRA 不能设为"0"。

正如该模式名所言,当比较匹配发生后,TM 输出脚状态改变。当比较器 A 比较匹配发生后T1AF 标志产生时,TM 输出脚状态改变。比较器 P 比较匹配发生时产生的 T1PF 标志不影响 TM 输出脚。TM 输出脚状态改变方式由 TM1C1 寄存器中 T1IO1 和 T1IO0 位决定。当比较器 A 比较匹配发生时,T1IO1 和 T1IO0 位决定 TM 输出脚输出高,低或翻转当前状态。TM 输出脚初始值,既可以通过 T1ON 位由低到高电平的变化设置,也可以由 T1OC 位设置。注意,若 T1IO1 和 T1IO0 位同时为 0 时,引脚输出不变。




注: 1.TnCCLR=0,比较器 P 匹配将清除计数器 2.TM 输出脚仅由 TnAF 标志位控制

Rev. 1.70 782023-04-21



3.在 TnON 上升沿 TM 输出脚复位至初始值  $4.\,\mathrm{n=1}$ 



比较匹配输出模式 -- TnCCLR=1

注: 1.TnCCLR=1, 比较器 A 匹配将清除计数器

2.TM 输出脚仅由 TnAF 标志位控制

3.在 TnON 上升沿 TM 输出脚复位至初始值

4.当 TnCCLR=1 时,不会产生 TnPF 标志

5. n=1

Rev.1.70 792023-04-21



#### 定时/计数器模式

为使 TM 工作在此模式,TM1C1 寄存器中的 T1M1 和 T1M0 位需要设置为"11"。定时/计数器模式与比较输出模式操作方式相同,并产生同样的中断请求标志。不同的是,在定时/计数器模式下 TM 输出脚未使用。因此,比较匹配输出模式中的描述和时序图可以适用于此功能。该模式中未使用的 TM 输出脚用作普通 I/O 脚或其它功能。

#### PWM 输出模式

为使 TM 工作在此模式, TM1C1 寄存器中的 T1M1 和 T1M0 位需要设置为"10", 且 T1IO1 和 T1IO0 位也需要设置为"10"。 TM 的 PWM 功能在马达控制, 加热控制, 照明控制等方面十分有用。给 TM 输出脚提供一个频率固定但占空比可调的信号, 将产生一个有效值等于 DC 均方根的 AC 方波。

由于 PWM 波形的周期和占空比可调,其波形的选择就极其灵活。在 PWM 模式中,TICCLR 位不影响 PWM 周期。CCRA 和 CCRP 寄存器决定 PWM 波形,一个用来清除内部计数器并控制 PWM 波形的频率,另一个用来控制占空比。哪个寄存器控制频率或占空比取决于 TM1C1 寄存器的 T1DPX 位。所以 PWM 波形由 CCRA 和 CCRP 寄存器共同决定。

当比较器 A 或比较器 P 比较匹配发生时,将产生 CCRA 或 CCRP 中断标志。TM1C1 寄存器中的 T1OC 位决定 PWM 波形的极性,T1IO1 和 T1IO0 位使能 PWM 输出或将 TM 输出脚置为逻辑高或逻辑低。T1POL 位对 PWM 输出波形的极性取反。

#### • STM, PWM 模式, 边沿对齐模式, T1DPX=0

CCRP	001b	010b	011b	100b	101b	110b	111b	000b	
Period	128	256	384	512	640	768	896	1024	
Duty		CCRA							

若 fsys=16MHz, TM 时钟源选择 fsys/4, CCRP=100b, CCRA=128,

STM PWM 输出频率=(f<sub>SYS</sub>/4)/512= f<sub>SYS</sub>/2048=7.8125kHz, duty=128/512=25%

若由 CCRA 寄存器定义的 Duty 值等于或大于 Period 值, PWM 输出占空比为 100%


#### • STM, PWM 模式, 边沿对齐模式, T1DPX=1

CCRP	001b	010b	011b	100b	101b	110b	111b	000b	
Period		CCRA							
Duty	128	256	384	512	640	768	896	1024	

PWM 的输出周期由 CCRA 寄存器的值与 TM 的时钟共同决定, PWM 的占空比由 CCRP 寄存器的值决定。

Rev. 1.70 802023-04-21





PWM 模式 -- TnDPX=0

注: 1.TnDPX=0, CCRP 清除计数器

2.计数器清零并设置 PWM 周期


3.当 TnIO1, TnIO0=00 或 01, PWM 功能不变

4.TnCCLR 位不影响 PWM 操作

5. n=1

Rev.1.70 812023-04-21





PWM 模式 -- TnDPX=1

注: 1.TnDPX=1, CCRA 清除计数器

2.计数器清零并设置 PWM 周期

3.当 TnIO1, TnIO0=00 或 01, PWM 功能不变

4.TnCCLR 位不影响 PWM 操作

5. n=1


Rev.1.70 822023-04-21




#### 单脉冲模式

为使 TM 工作在此模式, TM1C1 寄存器中的 T1M1 和 T1M0 位需要设置为"10", 同时 T1IO1 和 T1IO0 位需要设置为"11"。正如模式名所言,单脉冲输出模式,在 TM 输出脚将产生一个脉冲输出。

脉冲输出可以通过应用程序控制 T1ON 位由低到高的转变来触发。而处于单脉冲模式时,T1ON 位在 TCK1 脚自动由低转变为高,进而初始化单脉冲输出状态。当 T1ON 位转变为高电平时,计数器将开始运行,并产生脉冲前沿。当脉冲有效时 T1ON 位保持高电平。通过应用程序使T1ON 位清零或比较器 A 比较匹配发生时,产生脉冲下降沿。





注: 1.通过 CCRA 匹配停止计数器

- 2.CCRP 未使用
- 3.通过 TCKn 脚或设置 TnON 位为高来触发脉冲
- 4.TCKn 脚有效沿会自动置位 TnON
- 5.单脉冲模式中, TnIO[1:0]需置位"11", 且不能更改

Rev.1.70 832023-04-21



6. n=1

Rev.1.70 842023-04-21




然而,比较器 A 比较匹配发生时,会自动清除 TION 位并产生单脉冲输出下降沿。CCRA 的值通过这种方式控制脉冲宽度。比较器 A 比较匹配发生时,也会产生 TM 中断。TION 位在计数器重启时会发生由低到高的转变,此时计数器才复位至零。在单脉冲模式中,CCRP 寄存器,T1CCLR 和 T1DPX 位未使用。

#### 捕捉输入模式

为使 TM 工作在此模式, TM1C1 寄存器中的 T1M1 和 T1M0 位需要设置为 "01"。此模式使能外部信号捕捉并保存内部计数器当前值,因此被用于诸如脉冲宽度测量的应用中。TP1 脚上的外部信号,通过设置 TM1C1 寄存器的 T1IO1 和 T1IO0 位选择有效边沿类型,即上升沿,下降沿或双沿有效。计数器在 T1ON 位由低到高转变时启动并通过应用程序初始化。

当 TP1 脚出现有效边沿转换时,计数器当前值被锁存到 CCRA 寄存器,并产生 TM 中断。不考虑 TP1 引脚事件,计数器继续工作直到 T1ON 位发生下降沿跳变。当 CCRP 比较匹配发生时计数器复位至零;CCRP 的值通过这种方式控制计数器的最大值。当比较器 P CCRP 比较匹配发生时,也会产生 TM 中断。记录 CCRP 溢出中断信号的值可以测量脉宽。通过设置 T1IO1 和 T1IO0 位选择 TP1 引脚为上升沿,下降沿或双沿有效。不考虑 TP1 引脚事件,如果 T1IO1 和 T1IO0 位设置为高,不会产生捕捉操作,但计数器继续运行。

当 TP1 引脚与其它功能共用,TM 工作在输入捕捉模式时需多加注意。这是因为如果引脚被设为输出,那么该引脚上的任何电平转变都可能执行输入捕捉操作。T1CCLR 和 T1DPX 位在此模式中未使用。



捕捉输入模式

- 注: 1.TnM1, TnM0=01 并通过 TnIO1 和 TnIO0 位设置有效边沿
  - 2.TM 捕捉输入脚的有效边沿将计数器的值转移到 CCRA 中
  - 3.TnCCLR 位未使用
  - 4.无输出功能 -- TnOC 和 TnPOL 位未使用
  - 5.计数器值由 CCRP 决定,在 CCRP 为"0"时,计数器计数值可达最大

6. n=1

Rev. 1.70 852023-04-21

## 增强型 TM - ETM


增强型 TM 包括 5 种工作模式,即比较匹配输出,定时/事件计数器,捕捉输入,单脉冲输出和 PWM 输出模式。增强型 TM 也由一个外部输入脚控制并驱动两个外部输出脚。

CTM	名称	TM 编号	TM 输入引脚	TM 输出引脚
HT66F03				
HT68F03	_	_	_	_
HT68F04				
HT66F04	10-bit ETM	2	TCK2	TP2A, TP2B

## 增强型 TM 操作

增强型 TM 核心是一个由用户选择的内部或外部时钟源驱动的 10 位向上/向下计数器,它还包括三个内部比较器即比较器 A,比较器 B 和比较器 P。这三个比较器将计数器的值与 CCRA, CCRB 和 CCRP 寄存器中的值进行比较。CCRP 是 3 位的,与计数器的高 3 位比较;而 CCRA 和 CCRB 是 10 位的,与计数器的所有位比较。

通过应用程序改变 10 位计数器值的唯一方法是使 T2ON 位发生上升沿跳变清除计数器。此外,计数器溢出或比较匹配也会自动清除计数器。上述条件发生时,通常情况会产生 TM 中断信号。增强型 TM 可工作在不同的模式,可由包括来自输入脚的不同时钟源驱动,也可以控制输出脚。所有工作模式的设定都是通过设置相关寄存器来实现的。



Rev. 1.70 862023-04-21



增强型 TM 方框图 (n=2)

Rev.1.70 872023-04-21



#### 增强型 TM 寄存器介绍

增强型 TM 的所有操作由一系列寄存器控制。一对只读寄存器用来存放 10 位计数器的值,两对读/写寄存器存放 10 位 CCRA 和 CCRB 的值。剩下三个控制寄存器用来设置不同的操作和控制模式,以及 CCRP 的 3 个位。

Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
TM2C0	T2PAU	T2CK2	T2CK1	T2CK0	T2ON	T2RP2	T2RP1	T2RP0
TM2C1	T2AM1	T2AM0	T2AIO1	T2AIO0	T2AOC	T2APOL	T2CDN	T2CCLR
TM2C2	T2BM1	T2BM0	T2BIO1	T2BIO0	T2BOC	T2BPOL	T2PWM1	T2PWM0
TM2DL	D7	D6	D5	D4	D3	D2	D1	D0
TM2DH				_		_	D9	D8
TM2AL	D7	D6	D5	D4	D3	D2	D1	D0
TM2AH	_	_	_	_	_	_	D9	D8
TM2BL	D7	D6	D5	D4	D3	D2	D1	D0
TM2BH				_			D9	D8

增强型 TM 寄存器列表-HT66F04

#### ◆ TM2C0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	T2PAU	T2CK2	T2CK1	T2CK0	T2ON	T2RP2	T2RP1	T2RP0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

#### Bit 7 **T2PAU:** TM2 计数器暂停控制位

0: 运行

1. 暂停

通过设置此位为高可使计数器暂停,清零此位恢复正常计数器操作。当处于暂停条件时,TM 保持上电状态并继续耗电。当此位由低到高转变时,计数器将保留其剩余值,直到此位再次改变为低电平,并从此值开始继续计数。

#### Bit 6~4 T2CK2~T2CK0: 选择 TM2 计数时钟位

000:  $f_{SYS}/4$ 

001: fsys

010:  $f_H/16$ 

011: f<sub>H</sub>/64

100: f<sub>TBC</sub>

101: 保留位

110: TCK2 上升沿时钟

111: TCK2 下降沿时钟

此三位用于选择 TM 的时钟源。选择保留时钟输入将有效地除能内部计数器。外部引脚时钟源能被选择在上升沿或下降沿有效。fsys 是系统时钟,f<sub>H</sub> 和 fr<sub>BC</sub> 是其它的内部时钟源,细节方面请参考振荡器章节。

#### Bit 3 T2ON: TM2 计数器 On/Off 控制位

0: Off

1: On

此位控制 TM 的总开关功能。设置此位为高则使能计数器使其运行,清零此位则除能 TM。清零此位将停止计数器并关闭 TM 减少耗电。当此位经由低到高转换时,内部计数器将清零。当此位经由高到低转换时,内部计数器将保持其剩余值直到此位再次变成高电平。

若 TM 处于比较匹配输出模式时(通过 T2AOC 或 T2BOC 位指定),当 T2ON 位经由低到高的转变时,TM 输出脚将重置其初始值。

Bit 2~0 **T2RP2~T2RP0:** TM2 CCRP 3-bit 寄存器,对应于 TM2 计数器 bit 9~bit 7 比较器 P 匹配周期 000: 1024 个 TM2 时钟周期

Rev. 1.70 882023-04-21



001: 128 个 TM2 时钟周期

010: 256 个 TM2 时钟周期

011: 384 个 TM2 时钟周期

100: 512 个 TM2 时钟周期

101: 640 个 TM2 时钟周期

110: 768 个 TM2 时钟周期

111: 896 个 TM2 时钟周期

此三位设定内部 CCRP 3-bit 寄存器的值,然后与内部计数器的高三位进行比较。如果 T2CCLR 位设定为 0 时,比较结果可选择清除内部计数器。T2CCLR 位设为低,内部计数器在比较器 P 比较匹配发生时被重置;由于 CCRP 只与计数器高三位比较,比较结果是 128 时钟周期的倍数。CCRP被清零时,实际上会使得计数器在最大值溢出。

#### ◆ TM2C1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	T2AM1	T2AM0	T2AIO1	T2AIO0	T2AOC	T2APOL	T2CDN	T2CCLR
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R	R/W
POR	0	0	0	0	0	0	0	0

#### Bit 7~6 T2AM1~T2AM0: 选择 TM2 CCRA 工作模式位

00: 比较匹配输出模式

01: 捕捉输入模式

10: PWM 模式或单脉冲输出模式

11: 定时/计数器模式

这两位设置 TM 需要的工作模式。为了确保操作可靠,TM 应在 T2AM1 和 T2AM0 位有任何改变 前先关掉。在定时/计数器模式,TM 输出脚控制必须除能。

#### Bit 5~4 T2AIO1~T2AIO0: 选择 TP2A 输出功能位

比较匹配输出模式

00: 无变化

01: 输出低

10: 输出高

11: 输出翻转

PWM 模式/单脉冲输出模式

00: 强制无效状态

01: 强制有效状态

10: PWM 输出

11: 单脉冲输出

捕捉输入模式

00: 在 TP2A 上升沿输入捕捉

01: 在 TP2A 下降沿输入捕捉

10: 在 TP2A 双沿输入捕捉

11: 输入捕捉除能

定时/计数器模式

未使用

此两位用于决定在一定条件达到时 TM 输出脚如何改变状态。这两位值的选择决定 TM 运行在哪种模式下。

在比较匹配输出模式下,T2AIO1 和 T2AIO0 位决定当从比较器 A 比较匹配输出发生时 TM 输出脚如何改变状态。当从比较器 A 比较匹配输出发生时 TM 输出脚能设为切换高、切换低或翻转当前状态。若此两位同时为 0 时,这个输出将不会改变。TM 输出脚的初始值通过 TM2C1 寄存器的 T2AOC 位设置取得。注意,由 T2AIO1 和 T2AIO0 位得到的输出电平必须与通过 T2AOC 位设置的初始值不同,否则当比较匹配发生时,TM 输出脚将不会发生变化。在 TM 输出脚改变状态后,通过 T2ON 位由低到高电平的转换复位至初始值。

在 PWM 模式,T2AIO1 和 T2AIO0 用于决定比较匹配条件发生时怎样改变 TM 输出脚的状态。PWM 输出功能通过这两位的变化进行更新。仅在 TM2 关闭时改变 T2AIO1 和 T2AIO0 位的值是很有必要的。若在 TM 运行时改变 T2AIO1 和 T2AIO0 的值,PWM 输出的值是无法预料的。

Bit 3 T2AOC: TP2A 输出控制位

比较匹配输出模式

Rev. 1.70 892023-04-21



0: 初始低

1: 初始高

PWM 模式/单脉冲输出模式

0: 低有效

1: 高有效

这是 TM 输出脚输出控制位。它取决于 TM 此时正运行于比较匹配输出模式还是 PWM 模式/单脉冲输出模式。若 TM 处于定时/计数器模式,则其不受影响。在比较匹配输出模式时,比较匹配发生前其决定 TM 输出脚的逻辑电平值。在 PWM 模式时,其决定 PWM 信号是高有效还是低有效。

Bit 2 T2APOL: TP2A 输出极性控制位

0: 同相

1: 反相

此位控制 TP2A 输出脚的极性。此位为高时 TM 输出脚反相,为低时 TM 输出脚同相。若 TM 处于定时/计数器模式时其不受影响。

Bit 1 T2CDN: TM2 计数器向上/向下计数标志位

0: 向上计数

1: 向下计数

Bit 0 T2CCLR:选择TM2计数器清零条件位

0: TM2 比较器 P 匹配

1: TM2 比较器 A 匹配

此位用于选择清除计数器的方法。增强型 TM 包括三个比较器--比较器 P、比较器 A 和比较器 B,其中比较器 P 和比较器 A 都可以用作清除内部计数器。T2CCLR 位设为高,计数器在比较器 A 比较匹配发生时被清除;此位设为低,计数器在比较器 P 比较匹配发生或计数器溢出时被清除。计数器溢出清除的方法仅在 CCRP 被清除为 0 时才能生效。T2CCLR 位在单脉冲或输入捕捉模式时未使用。

#### ◆ TM2C2 寄存器

Bit	7	6	5	4	3	2	1	0
Name	T2BM1	T2BM0	T2BIO1	T2BIO0	T2BOC	T2BPOL	T2PWM1	T2PWM0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R	R/W
POR	0	0	0	0	0	0	0	0

#### Bit 7~6 T2BM1~T2BM0: 选择 TM2 CCRB 工作模式位

00: 比较匹配输出模式

01: 捕捉输入模式

10: PWM 模式或单脉冲输出模式

11: 定时/计数器模式

这两位设置 TM 需要的工作模式。为了确保操作可靠,TM 应在 T2BM1 和 T2BM0 位有任何改变前先关掉。在定时/计数器模式,TM 输出脚控制必须除能。

#### Bit 5~4 T2BIO1~T2BIO0: 选择 TP2B 输出功能位

比较匹配输出模式

00: 无变化

01: 输出低

10: 输出高

11: 输出翻转

PWM 模式/单脉冲输出模式

00: 强制无效状态

01: 强制有效状态

10: PWM 输出

11: 单脉冲输出

捕捉输入模式

00: 在 TP2B 上升沿输入捕捉

01: 在 TP2B 下降沿输入捕捉

10: 在 TP2B 双沿输入捕捉

11: 输入捕捉除能

定时/计数器模式

Rev. 1.70 902023-04-21



未使用

此两位用于决定在一定条件达到时 TM 输出脚如何改变状态。这两位值的选择决定 TM 运行在哪种模式下。

在比较匹配输出模式下,T2BIO1 和 T2BIO0 位决定当比较器 B 比较匹配输出发生时 TM 输出脚如何改变状态。当比较器 B 比较匹配输出发生时 TM 输出脚能设为切换高、切换低或翻转当前状态。若此两位同时为 0 时,这个输出将不会改变。TM 输出脚的初始值通过 TM2C2 寄存器的 T2BOC 位设置取得。注意,由 T2BIO1 和 T2BIO0 位得到的输出电平必须与通过 T2BOC 位设置的初始值不同,否则当比较匹配发生时,TM 输出脚将不会发生变化。在 TM 输出脚改变状态后,通过 T2ON 位由低到高电平的转换复位至初始值。

在 PWM 模式,T2BIO1 和 T2BIO0 用于决定比较匹配条件发生时怎样改变 TM 输出脚的状态。 PWM 输出功能通过这两位的变化进行更新。仅在 TM2 关闭时改变 T2BIO1 和 T2BIO0 位的值是很有必要的。若在 TM 运行时改变 T2BIO1 和 T2BIO0 的值, PWM 输出的值是无法预料的。

#### Bit 3 T2BOC: TP2B 输出控制位

比较匹配输出模式

0: 初始低

1: 初始高

PWM 模式/单脉冲输出模式

0: 低有效

1: 高有效

这是 TM 输出脚输出控制位。它取决于 TM 此时正运行于比较匹配输出模式还是 PWM 模式/单脉冲输出模式。若 TM 处于定时/计数器模式,则其不受影响。在比较匹配输出模式时,比较匹配发生前其决定 TM 输出脚的逻辑电平值。在 PWM 模式时,其决定 PWM 信号是高有效还是低有效。

#### Bit 2 T2BPOL: TP2B 输出极性控制位

0: 同相

1: 反相

此位控制 TP2B 输出脚的极性。此位为高时 TM 输出脚反相,为低时 TM 输出脚同相。若 TM 处于定时/计数器模式时其不受影响。

#### Bit 1~0 T2PWM1~T2PWM0: 选择 PWM 模式位

00: 边沿对齐

01: 中心对齐, 向上计数比较匹配

10: 中心对齐, 向下计数比较匹配

11: 中心对齐, 向上/下计数比较匹配

#### ◆ TM2DL 寄存器

	· · · · · · · · · · · · · · · · · · ·							
Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R	R	R	R	R	R	R	R
POR	0	0	0	0	0	0	0	0

Bit 7~0 **TM2DL:** TM2 计数器低字节寄存器 bit 7~bit 0 TM2 10-bit 计数器 bit 7~bit 0

#### ◆ TM2DH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	_	_	_	_	_	_	D9	D8
R/W	_	_	_	_	_	_	R	R
POR	_	_	_	_	_	_	0	0

Bit 7~2 未定义,读为"0"

Bit 1~0 TM2DH: TM2 计数器高字节寄存器 bit 1~bit 0

TM2 10-bit 计数器 bit 9~bit 8

#### ◆ TM2AL 寄存器

Rev. 1.70 912023-04-21



Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 TM2AL: TM2 CCRA 低字节寄存器 bit 7~bit 0

TM2 10-bit CCRA bit 7~bit 0

Rev.1.70 922023-04-21



#### ◆ TM2AH 寄存器

Bit	7	6	5	4	3	2	1	0
Name		_	_	_	_	_	D9	D8
R/W		_	_	_	_	_	R/W	R/W
POR				_			0	0

Bit 7~2 未定义,读为"0"

Bit 1~0 TM2AH: TM2 CCRA 高字节寄存器 bit 1~bit 0

TM2 10-bit CCRA bit 9~bit 8

### ◆ TM2BL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	D7	D6	D5	D4	D3	D2	D1	D0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7~0 TM2BL: TM2 CCRB 低字节寄存器 bit 7~bit 0

TM2 10-bit CCRB bit 7~bit 0

## ◆ TM2BH 寄存器

Bit	7	6	5	4	3	2	1	0
Name	_	_	_	_	_	_	D9	D8
R/W	_	_	_	_	_	_	R/W	R/W
POR	_	_	_	_	_	_	0	0

Bit 7~2 未定义,读为"0"

Bit 1~0 TM2BH: TM2 CCRB 高字节寄存器 bit 1~bit 0

TM2 10-bit CCRB bit 9~bit 8

### 增强型 TM 工作模式

增强型 TM 有五种工作模式,即比较匹配输出模式,PWM 输出模式,单脉冲输出模式,捕捉输入模式或定时/计数器模式。通过设置 TM2C1 寄存器的 T2AM1 和 T2AM0 位和 TM2C2 寄存器的 T2BM1 和 T2BM0 位选择任意模式。

ETM 工作模式	CCRA 比较匹配 输出模式	CCRA 定时/ 计数器模式	CCRA PWM 输出 模式	CCRA 单脉 冲输出模式	CCRA 输入捕捉 模式
CCRB 比较匹配输出模式	√	_	_	_	_
CCRB 定时/计数器模式	_	√			
CCRB PWM 输出模式		_	√		_
CCRB 单脉冲输出模式	_		_	√	
CCRB 输入捕捉模式		_	_		√

"√": 允许, "一": 不允许

Rev.1.70 932023-04-21




#### 比较匹配输出模式

为使 TM 工作在此模式,TM2C1 寄存器的 T2AM1,T2AM0 位和 TM2C2 寄存器的 T2BM1,T2BM0 位需要全部清零。当工作在该模式,一旦计数器使能并开始计数,有三种方法来清零,分别是: 计数器溢出,比较器 A 比较匹配发生和比较器 P 比较匹配发生。当 T2CCLR 位为低,有两种方法清除计数器。一种是比较器 P 比较匹配发生,另一种是 CCRP 所有位设置为零并使得计数器溢出。此时,比较器 A 和比较器 P 的请求标志位 T2AF 和 T2PF 将分别置起。

如果 TM2C1 寄存器的 T2CCLR 位设置为高,当比较器 A 比较匹配发生时计数器被清零。此时,即使 CCRP 寄存器的值小于 CCRA 寄存器的值,仅 T2AF 中断请求标志产生。所以当 T2CCLR 为高时,不会产生 T2PF 中断请求标志。

正如该模式名所言,当比较匹配发生后,TM 输出脚状态改变。当比较器 A 或比较器 B 比较匹配发生后 T2AF 或 T2BF 中断请求标志产生时,TM 输出脚状态改变。比较器 P 比较匹配发生时产生的 T2PF 标志不影响 TM 输出脚。TM 输出脚状态改变方式由 ETM CCRA 的 TM2C1 寄存器中T2AIO1 和 T2AIO0 位,ETM CCRB 的 TM2C2 寄存器中的 T2BIO1 和 T2BIO0 位决定。当比较器 A 或比较器 B 比较匹配发生时,T2AIO1,T2AIO0 位(对于 TP2A 引脚)和 T2BIO1,T2BIO0 位(对于TP2B 引脚)决定 TM 输出脚输出高,低或翻转当前状态。TM 输出脚初始值,既可以通过 T2ON 位由低到高电平的变化设置,也可以由 T2AOC 或 T2BOC 位设置。注意,若 T2AIO1,T2AIO0 和 T2BIO1,T2BIO0 位同时为 0 时,引脚输出不变。




ETM CCRA 比较匹配输出模式 -- TnCCLR=0

注: 1.TnCCLR=0,比较器 P 匹配将清除计数器 2.TPnA 输出脚仅由 TnAF 标志位控制 3.在 TnON 上升沿 TM 输出脚复位至初始值 4.n=2


Rev. 1.70 942023-04-21





ETM CCRB 比较匹配输出模式 -- TnCCLR=0

注: 1.TnCCLR=0, 比较器 P 匹配将清除计数器 2.TPnB 输出脚仅由 TnBF 标志位控制 3.在 TnON 上升沿 TM 输出脚复位至初始值 4. n=2




ETM CCRA 比较匹配输出模式 -- TnCCRL=1

注: 1.TnCCLR=1,比较器 A 匹配将清除计数器

Rev.1.70 952023-04-21



- 2.TPnA 输出脚仅由 TnAF 标志位控制
- 3.在 TnON 上升沿 TPnA 输出脚复位至初始值
- 4.当 TnCCLR=1 时,不会产生 TnPF 标志
- 5. n=2



ETM CCRB 比较匹配输出模式 -- TnCCRL=1

注: 1.TnCCLR=1,比较器A匹配将清除计数器

2.TPnB 输出脚仅由 TnBF 标志位控制

3.在 TnON 上升沿 TPnB 输出脚复位至初始值

4.当 TnCCLR=1 时,不会产生 TnPF 标志

5. n=2

Rev.1.70 962023-04-21



#### 定时/计数器模式

为使 TM 工作在此模式,TM2C1 寄存器的 T2AM1,T2AM0 位和 TM2C2 寄存器的 T2BM1,T2BM0 位需要全部设为高。定时/计数器模式与比较输出模式操作方式相同,并产生同样的中断请求标志。不同的是,在定时/计数器模式下 TM 输出脚未使用。因此,比较匹配输出模式中的描述和时序图可以适用于此功能。该模式中未使用的 TM 输出脚用作普通 I/O 脚或其它功能。

#### PWM 输出模式

为使 TM 工作在此模式, T2AM1, T2AM0 和 T2BM1, T2BM0 位需要分别设置为"10", 且 T2AIO1, T2AIO0 和 T2BIO1, T2BIO0 位也需要分别设置为"10"。 TM 的 PWM 功能在马达控制, 加热控制, 照明控制等方面十分有用。给 TM 输出脚提供一个频率固定但占空比可调的信号, 将产生一个有效值等于 DC 均方根的 AC 方波。

由于 PWM 波形的周期和占空比可调,其波形的选择就极其灵活。在 PWM 模式中,T2CCLR 位决定 PWM 周期控制方式。当 T2CCLR 设为高,CCRA 寄存器控制 PWM 周期。在这种情况下,CCRB 寄存器设置 PWM 的占空比(针对 TP2B 输出脚)。CCRP 寄存器和 TP2A 输出脚未使用。PWM 输出只在 TP2B 输出脚产生。当 T2CCLR 清零时,PWM 周期通过 CCRP 三位中八个值之一设置,并且是 128 的倍数。此时,CCRA 和 CCRB 寄存器设置不同占空比,在 TP2A 和 TP2B 引脚输出两个 PWM 波形。

T2PWM1 和 T2PWM0 位决定 PWM 的对齐方式,即边沿或中心对齐方式。在边沿对齐方式中,当计数器清零时,产生 PWM 前沿信号。与此同时电流发生跳变,这在高功耗应用中会出现问题。在中心对齐方式中,PWM 波形中心持续产生有效信号,因此可以减少电流跳变引起的功耗问题。

当比较器 A, 比较器 B 或比较器 P 比较匹配发生时, CCRA, CCRB 和 CCRP 中断标志位分别产生。TM2C1 寄存器的 T2AOC 位和 TM2C2 寄存器的 T2BOC 位选择 PWM 波形的极性, T2AIO1, T2AIO0 和 T2BIO1, T2BIO0 位使能 PWM 输出或迫使 TM 输出脚为高电平或低电平。T2APOL 和 T2BPOL 位用来取反 PWM 输出波形的极性。

#### • ETM, PWM 模式, 边沿对齐模式, T2CCLR=0

CCRP	001b	010b	011b	100b	101b	110b	111b	000b
Period	128	256	384	512	640	768	896	1024
A Duty	CCRA							
B Duty	CCRB							

若 fsys=16MHz, TM 时钟源选择 fsys/4, CCRP=100b, CCRA=128, CCRB=256,

TP2A PWM 输出频率=(fsys/4)/512= fsys/2048=7.8125kHz, duty=128/512=25%

TP2B PWM 输出频率=(fsys/4)/512= fsys/2048=7.8125kHz, duty=256/512=50%

若由 CCRA 或 CCRB 寄存器定义的 Duty 值等于或大于 Period 值, PWM 输出占空比为 100%

#### • ETM, PWM 模式, 边沿对齐模式, T2CCLR=1

CCRA	1	2	3	511	512	1021	1022	1023
Period	1	2	3	511	512	1021	1022	1023
B Duty	CCRB							

#### ● ETM, PWM 模式,中心对齐模式,T2CCLR=0


CCRP	001b	010b	011b	100b	101b	110b	111b	000b
Period	256	512	768	1024	1280	1536	1792	2046
A Duty	(CCRA×2)—1							
B Duty	(CCRB×2)—1							

## • ETM, PWM 模式,中心对齐模式,T2CCLR=1

Rev. 1.70 972023-04-21



CCRA	1	2	3	511	512	1021	1022	1023
Period	2	4	6	1022	1024	2042	2044	2046
B Duty	(CCRB×2)—1							




ETM PWM 模式 -- 边沿对齐

注: 1.TnCCLR=0, CCRP 清除计数器并决定 PWM 周期 2.当 TnAIO1, TnAIO0(或 TnBIO1, TnBIO0)=00 或 01, PWM 功能不变 3.CCRA 控制 TPnA PWM 占空比, CCRB 控制 TPnB PWM 占空比 4. n=2

Rev.1.70 982023-04-21





ETM PWM 模式 -- 边沿对齐

注: 1.TnCCLR=1, CCRA 清除计数器并决定 PWM 周期

2.当 TnBIO1, TnBIO0=00 或 01, PWM 功能不变


3.CCRA 控制 TPnB PWM 周期, CCRB 控制 TPnB PWM 占空比

4.此时,TM 引脚控制寄存器不能使能TPnA 作为TM 输出引脚

5. n=2

Rev.1.70 992023-04-21





ETM PWM 模式 -- 中心对齐

注: 1.TnCCLR=0, CCRP 清除计数器并决定 PWM 周期

2.TnPWM1/TnPWM0=11, PWM 为中心对齐

3.当 TnAIO1, TnAIO0(或 TnBIO1, TnBIO0)=00 或 01, PWM 功能不变


4.CCRA 控制 TPnA PWM 占空比, CCRB 控制 TPnB PWM 占空比

5.计数器值递减至"0"时 CCRP 将产生中断请求

6. n=2

Rev.1.70 1002023-04-21





ETM PWM 模式 -- 中心对齐

注: 1.TnCCLR=1, CCRA 清除计数器并决定 PWM 周期

2.TnPWM1/TnPWM0=11, PWM 为中心对齐

3.当 TnBIO1, TnBIO0=00 或 01 时, PWM 功能不变

4.CCRA 控制 TPnB PWM 周期, CCRB 控制 TPnB PWM 占空比

5.计数器值递减至"0"时 CCRP 将产生中断请求

6. n=2

Rev.1.70 1012023-04-21




#### 单脉冲输出模式

为使 TM 工作在此模式, T2AM1, T2AM0 和 T2BM1, T2BM0 位需要分别设置为"10", 并且相应的 T2AIO1, T2AIO0 和 T2BIO1, T2BIO0 需要分别设置为"11"。正如模式名所言,单脉冲输出模式,在 TM 输出脚将产生一个脉冲输出。


通过应用程序控制 T2ON 位由低到高的转变来触发 TP2A 脉冲前沿输出。通过应用程序产生比较器 B 的比较匹配来触发 TP2B 脉冲前沿输出。而处于单脉冲模式时,T2ON 位可由 TCK2 脚自动由低转变为高,进而依次初始化 TP2A 的单脉冲输出。当 T2ON 位转变为高电平时,计数器将开始运行,并产生 TP2A 脉冲前沿。当脉冲有效时 T2ON 位保持高电平。通过应用程序使 T2ON 位清零或比较器 A 比较匹配发生时,产生 TP2A 和 TP2B 的脉冲下降沿。

而比较器 A 比较匹配发生时,会自动清除 T2ON 位并产生 TP2A 和 TP2B 单脉冲输出下降沿。 CCRA 的值通过这种方式控制 TP2A 的脉冲宽度,CCRA-CCRB 的值控制 TP2B 的脉冲宽度。比较器 A 和比较器 B 比较匹配发生时,也会产生 TM 中断。T2ON 位在计数器重启时会发生由低到高的转变,此时计数器才复位至零。在单脉冲模式中,CCRP 寄存器和 T2CCLR 位未使用。



Rev.1.70 1022023-04-21





ETM -- 单脉冲模式

- 注: 1.通过 CCRA 匹配停止计数器
  - 2.CCRP 未使用
  - 3.通过 TCKn 脚或设置 TnON 位为高来触发脉冲
  - 4.TCKn 脚有效沿会自动置位 TnON
  - 5.单脉冲模式中, TnAIO[1:0]和 TnBIO[1:0]需置位"11", 且不能更改
  - 6. n=2

#### 捕捉输入模式


为使 TM 工作在此模式,TM2C1 寄存器的 T2AM1,T2AM0 位和 TM2C2 寄存器的 T2BM1,T2BM0 位需要分别设置为"01"。此模式使能外部信号捕捉并保存内部计数器当前值,因此被用于诸如脉冲宽度测量的应用中。TP2A 和 TP2B 引脚上的外部信号,通过设置 TM2C1 寄存器的T2AIO1,T2AIO0 位和 TM2C2 寄存器的 T2BIO1,T2BIO0 位选择有效边沿类型,即上升沿,下降沿或双沿有效。计数器在 T2ON 位由低到高转变时启动并通过应用程序初始化。

当 TP2A 和 TP2 引脚出现有效边沿转换时,计数器当前值被锁存到 CCRA 和 CCRB 寄存器,并产生 TM 中断。不考虑 TP2A 和 TP2B 引脚事件,计数器继续工作直到 T2ON 位发生下降沿跳变。当 CCRP 比较匹配发生时计数器复位至零; CCRP 的值通过这种方式控制计数器的最大值。当比较器 P CCRP 比较匹配发生时,也会产生 TM 中断。记录 CCRP 溢出中断信号的值可以测量长脉宽。通过设置 T2AIO1,T2AIO0 位和 T2BIO1,T2BIO0 位选择 TP2A 和 TP2B 引脚为上升沿,下降沿或双沿有效。不考虑 TP2A 和 TP2B 引脚事件,如果 T2AIO1,T2AIO0 位和 T2BIO1,T2BIO0 位都设为高,不会产生捕捉操作,但计数器继续运行。

当 TP2A 和 TP2B 引脚与其它功能共用,TM 工作在输入捕捉模式时需多加注意。这是因为如果引脚被设为输出,那么该引脚上的任何电平转变都可能执行输入捕捉操作。T2CCLR,T2AOC,T2BOC,T2APOL 和 T2BPOL 位在此模式中未使用。


Rev.1.70 1032023-04-21





#### ETM CCRA 捕捉输入模式

- 注: 1.TnAM1, TnAM0=01 并通过 TnAIO1 和 TnAIO0 位设置有效边沿
  - 2.TM 捕捉输入脚的有效边沿将计数器的值转移到 CCRA 中
  - 3.TnCCLR 位未使用
  - 4.无输出功能-TnAOC 和 TnAPOL 位未使用
  - 5.计数器值由 CCRP 决定,在 CCRP 为"0"时,计数器计数值可达最大  $6.\,\mathrm{n=2}$



ETM CCRB 捕捉输入模式

注: 1.TnBM1, TnBM0=01 并通过 TnBIO1 和 TnBIO0 位设置有效边沿 2.TM 捕捉输入脚的有效边沿将计数器的值转移到 CCRB 中 3.TnCCLR 位未使用

Rev.1.70 1042023-04-21



4.无输出功能-TnBOC 和 TnBPOL 位未使用

5.计数器值由 CCRP 决定,在 CCRP 为"0"时,计数器计数值可达最大

6. n=2

Rev.1.70 1052023-04-21



## A/D 转换器


对于大多数电子系统而言,处理现实世界的模拟信号是共同的需求。为了完全由单片机来处理 这些信号,首先需要通过 A/D 转换器将模拟信号转换成数字信号。将 A/D 转换器电路集成入单片 机,可有效的减少外部器件,随之而来,具有降低成本和减少器件空间需求的优势。

#### A/D 简介

HT66F03 / HT66F04 都包含一个多通道的 A/D 转换器,它们可以直接接入外部模拟信号(来自传感器或其它控制信号)并直接将这些信号转换成 12 位的数字量。

单片机	输入通道数	A/D 通道选择位	输入引脚
HT66F03/HT66F04	4	ACS4, ACS1~ACS0	AN0~AN3

下图显示了 A/D 转换器内部结构和相关的寄存器。



A/D 转换器结构

#### A/D 转换寄存器介绍

A/D 转换器的所有工作由六个寄存器控制。一对只读寄存器来存放 12 位 ADC 数据的值。剩下三个或四个控制寄存器设置 A/D 转换器的操作和控制功能。

寄存器		位									
名称	7	6	5	4	3	2	1	0			
ADRL(ADRFS=0)	D3	D2	D1	D0	_	_	_	_			
ADRL(ADRFS=1)	D7	D6	D5	D4	D3	D2	D1	D0			
ADRH(ADRFS=0)	D11	D10	D9	D8	D7	D6	D5	D4			
ADRH(ADRFS=1)			_	_	D11	D10	D9	D8			
ADCR0	START	EOCB	ADOFF	ADRFS			ACS1	ACS0			
ADCR1	ACS4	V125EN		VREFS		ADCK2	ADCK1	ADCK0			
ACERL		_			ACE3	ACE2	ACE1	ACE0			

HT66F03/HT66F04 A/D 转换寄存器列表

## A/D 转换器数据寄存器 - ADRL, ADRH

对于具有 12 位 A/D 转换器的芯片,需要两个数据寄存器存放转换结果,一个高字节寄存器 ADRH 和一个低字节寄存器 ADRL。在 A/D 转换完毕后,单片机可以直接读取这些寄存器以获得转换结果。由于寄存器只使用了 16 位中的 12 位,其数据存储格式由 ADCR0 寄存器的 ADRFS 位控制,如下表所示。D0~D11 是 A/D 换转数据结果位。未使用的位读为"0"。

Rev.1.70 1062023-04-21



ADRFS	ADRH					ADRL										
	7	6	5	4	3	2	1	0	7	6	5	4	3	2	1	0
0	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	0	0	0	0
1	0	0	0	0	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0

A/D 数据寄存器

#### A/D 转换控制寄存器 - ADCR0, ADCR1, ACERL

寄存器 ADCR0, ADCR1 和 ACERL 用来控制 A/D 转换器的功能和操作。这些 8 位的寄存器定义包括选择连接至内部 A/D 转换器的模拟通道,数字化数据格式,A/D 时钟源,并控制和监视 A/D 转换器的开始和转换结束状态。寄存器 ADCR0 的 ACS1~ACS0 位和 ADCR1 的 ACS4 位定义 ADC输入通道编号。由于每个单片机只包含一个实际的模数转换电路,因此这 4 个模拟输入中的每一个都需要分别被发送到转换器。ACS4、ACS1~ACS0 位的功能决定选择哪个模拟输入通道或内部1.25V 电路是否被连接到内部 A/D 转换器。

ACERL 控制寄存器中的 ACE3~ACE0 位,用来定义 PA 口中的哪些引脚为 A/D 转换器的模拟输入,哪些引脚不作为 A/D 转换输入。相应位设为高将选择 A/D 输入功能,清零将选择 I/O 或其它引脚共用功能。当引脚作为 A/D 输入时,其原来的 I/O 或其它引脚共用功能消失,此外,其内部上拉电阻也将自动断开。

#### • ADCR0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	START	EOCB	ADOFF	ADRFS			ACS1	ACS0
R/W	R/W	R	R/W	R/W	_		R/W	R/W
POR	0	1	1	0	_		0	0

Bit 7 START: 启动 A/D 转换位

0→1→0 : 启动

0→1 : 重置 A/D 转换, 并且设置 EOCB 为 "1"

此位用于初始化 A/D 转换过程。通常此位为低,但如果设为高再被清零,将初始化 A/D 转换过程。当此位为高,将重置 A/D 转换器。

Bit 6 **EOCB**: A/D 转换结束标志

0: A/D 转换结束

1: A/D 转换中

此位用于表明 A/D 转换过程的完成。当转换正在进行时,此位为高。

Bit 5 ADOFF: ADC 模块电源开/关控制位

0: ADC 模块电源开

1: ADC 模块电源关

此位控制 A/D 内部功能的电源。该位被清零将使能 A/D 转换器。如果该位设为高将关闭 A/D 转换器以降低功耗。由于 A/D 转换器在不执行转换动作时都会产生一定的功耗,所以这在电源敏感的电池应用中需要多加注意。

注: 1.建议在进入空闲/休眠模式前,设置 ADOFF=1 以减少功耗。

2.ADOFF=1 将关闭 ADC 模块的电源。

Bit 4 ADRFS: ADC 数据格式控制位

0: ADC 数据高字节是 ADRH 的 bit 7~bit 0, 低字节是 ADRL 的 bit7~bit 4

1: ADC 数据高字节是 ADRH 的 bit 3~bit 0,低字节是 ADRL 的 bit 7~bit 0

此位控制存放在两个 A/D 数据寄存器中的 12 位 A/D 转换结果的格式。细节方面请参考 A/D 数据寄存器章节。

Bit 3~2 未定义,读为"0"

Bit 1~0 ACS1, ACS0: 选择 A/D 通道(ACS4 为"0")位

00: AN0 01: AN1

Rev. 1.70 1072023-04-21



10: AN2 11: AN3

这三位是 A/D 通道选择控制位。由于只包含一个内部 A/D 转换电路,因此通过这些位将 4 个 A/D 输入连接到转换器。如果 ADCR1 寄存器中的 ACS4 设为高,内部 1.25V 电路将被连接到内部 A/D 转换器。

#### • ADCR1 寄存器

Bit	7	6	5	4	3	2	1	0
Name	ACS4	V125EN		VREFS	_	ADCK2	ADCK1	ADCK0
R/W	R/W	R/W	_	R/W	_	R/W	R/W	R/W
POR	0	0	_	0	_	0	0	0

Bit 7 ACS4: 选择内部 1.25V 作为 ADC 输入控制位

0: 除能

1: 使能

此位使能 1.25V 连接到 A/D 转换器。V125EN 位必须先被置位使能 1.25V 电压能隙电路被用于 A/D 转换器。当 ACS4 设为高,1.25V 能隙电压将连接到 A/D 转换器,其它 A/D 输入通道断开。

Bit 6 V125EN: 内部 1.25V 控制位

0: 除能

1: 使能

此位控制连接到 A/D 转换器的内部充电泵电路开/关功能。当此位设为高,充电泵电压 1.25V 连接至 A/D 转换器。如果 1.25V 未连接至 A/D 转换器且 LVR/LVD 除能,充电泵参考电压电路自动关闭以减少功耗。当 1.25V 打开连接至 A/D 转换器,在 A/D 转换动作执行前,充电泵电路稳定需一段时间  $t_{BG}$ 。

Bit 5 未定义, 读为"0"

Bit 4 VREFS: 选择 ADC 参考电压

0: 内部 ADC 电源

1: VREF 引脚

此位用于选择 A/D 转换器的参考电压。如果该位设为高,A/D 转换器参考电压来源于外部 VREF 引脚。如果该位设为低,内部参考电压来源于电源电压引脚 VDD。当 A/D 转换器参考电压来自与其它功能复用的外部 VREF 脚时,该外部引脚的其它功能全部除能。

Bit 3 未定义,读为"0"

Bit 2~0 ADCK2, ADCK1, ADCK0: 选择 ADC 时钟源

000: fsys 001: fsys/2 010: fsys/4 011: fsys/8 100: fsys/16 101: fsys/32

110: fsys/64 111: 未定义

这三位用于选择 A/D 转换器的时钟源。

#### • ACERL 寄存器

Bit	7	6	5	4	3	2	1	0
Name	_	_	_	_	ACE3	ACE2	ACE1	ACE0
R/W	_		_		R/W	R/W	R/W	R/W
POR	_	_	_	_	1	1	1	1

Bit 7~4 未使用,读为"0"

Bit 3 ACE3: 定义 PA3 是否为 A/D 输入

0: 不是 A/D 输入 1: A/D 输入, AN3

Rev. 1.70 1082023-04-21



Bit 2 ACE2: 定义 PA2 是否为 A/D 输入

0: 不是 A/D 输入

1: A/D 输入, AN2

Bit 1 ACE1: 定义 PA1 是否为 A/D 输入

0: 不是 A/D 输入

1: A/D 输入, AN1

Bit 0 ACEO: 定义 PAO 是否为 A/D 输入

0: 不是 A/D 输入 1: A/D 输入, AN0

#### A/D 操作

ADCR0 寄存器中的 START 位,用于打开和复位 A/D 转换器。当单片机设定此位从逻辑低到逻辑高,然后再到逻辑低,就会开始一个模数转换周期。当 START 位从逻辑低到逻辑高,但不再回到逻辑低时,ADCR0 寄存器中的 EOCB 位置"1",复位模数转换器。START 位用于控制内部模数换转器的开启动作。

ADCR0 寄存器中的 EOCB 位用于表明模数转换过程的完成。在转换周期结束后,EOCB 位会被单片机自动地置为"0"。此外,也会置位中断控制寄存器内相应的 A/D 中断请求标志位,如果中断使能,就会产生对应的内部中断信号。A/D 内部中断信号将引导程序到相应的 A/D 内部中断入口。如果 A/D 内部中断被禁止,可以让单片机轮询 ADCR0 寄存器中的 EOCB 位,检查此位是否被清除,以作为另一种侦测 A/D 转换周期结束的方法。

A/D 转换器的时钟源为系统时钟 f<sub>sys</sub> 分频,而分频系数由 ADCR1 寄存器中的 ADCK2~ADCK0 位决定。

虽然 A/D 时钟源是由系统时钟 fsys, ADCK2~ADCK0 位决定,但可选择的 A/D 时钟源范围则有一些限制。允许的 A/D 时钟周期 t<sub>ADCK</sub> 的范围为 0.5μs~10μs, 须小心选择系统时钟频率。如果系统时钟速度为 4MHz 时,ADCK2~ADCK0 位不能设为"000"或"110"。必须保证设定的 A/D 转换时钟周期不小于时钟周期的最小值,否则将会产生不准确的 A/D 转换值。使用者可以参考下面的表格,被标上星号\*的数值在不同单片机中需注意,因为它们的 A/D 转换时钟周期小于规定的最小值。

				A/D 时钟周	期 (t <sub>ADCK</sub> )			
fsys	ADCK2, ADCK1, ADCK0 =000 (fsys)	ADCK2, ADCK1, ADCK0 =001 (fsys/2)	ADCK2, ADCK1, ADCK0 =010 (fsys/4)	ADCK2, ADCK1, ADCK0 =011 (fsys/8)	ADCK2, ADCK1, ADCK0 =100 (fsys/16)	ADCK2, ADCK1, ADCK0 =101 (fsys/32)	ADCK2, ADCK1, ADCK0 =110 (fsys/64)	ADCK2, ADCK1, ADCK0 =111
1MHz	1μs	2μs	4μs	8µs	16μs*	32μs*	64μs*	未定义
2MHz	500ns	1μs	2μs	4μs	8µs	16μs*	32μs*	未定义
4MHz	250ns*	500ns	1μs	2μs	4µs	8µs	16μs*	未定义
8MHz	125ns*	250ns*	500ns	1μs	2μs	4µs	8µs	未定义
12MHz	83ns*	167ns*	333ns*	667ns	1.33µs	2.67µs	5.33µs	未定义

A/D 时钟周期范例

ADCR0 寄存器的 ADOFF 位用于控制 A/D 转换电路电源的开/关。该位必须清零以开启 A/D 转换器电源。即使通过清除 ACERL 寄存器的 ACE3~ACE0 位,选择无引脚作为 A/D 输入,如果 ADOFF 设为"0",那么仍然会产生功耗。因此当未使用 A/D 转换器功能时,在功耗敏感的应用中建议设置 ADOFF 为高以减少功耗。

A/D 转换器参考电压来自正电源电压引脚 VDD 或外部参考源引脚 VREF,可通过 VREFS 位来选择。由于 VREF 引脚与其它功能共用,当 VREFS 设为高,选择 VREF 引脚功能且其它引脚功能将自动除能。


Rev. 1.70 1092023-04-21



#### A/D 输入引脚

所有的 A/D 模拟输入引脚都与 PA 端口的 I/O 引脚及其它功能共用。使用 ACERL 寄存器中的 ACE3~ACE0 位,可以将它们设置为 A/D 转换器模拟输入脚或具有其它功能。如果引脚的对应位 ACE3~ACE0 设为高,那么该引脚作为 A/D 转换输入且原引脚功能除能。通过这种方式,引脚的功能可由程序来控制,灵活地切换引脚功能。如果将引脚设为 A/D 输入,则通过寄存器编程设置的所有上拉电阻会自动断开。请注意,PAC 端口控制寄存器不需要为使能 A/D 输入而先设定为输入模式,当 ACE3~ACE0 位使能 A/D 输入时,端口控制寄存器的状态将被重置。

A/D 转换器有自己的参考电压引脚 VREF,而通过设置 ADCR1 寄存器的 VREFS 位,参考电压也可以选择来自电源电压引脚。模拟输入值一定不能超过 VREF 值。



A/D 转换步骤

下面概述实现 A/D 转换过程的各个步骤。

• 步骤 1

通过 ADCR1 寄存器中的 ADCK2~ADCK0 位,选择所需的 A/D 转换时钟。

清零 ADCR0 寄存器中的 ADOFF 位使能 A/D。

通过 ADCR1 和 ADCR0 寄存器中的 ACS4、ACS1~ACS0 位,选择连接至内部 A/D 转换器的通道。

步骤 4

通过 ACERL 寄存器中的 ACE3~ACE0 位,选择哪些引脚规划为 A/D 输入引脚。

如果要使用中断,则中断控制寄存器需要正确地设置,以确保 A/D 转换功能是激活的。总中断控制位 EMI 需要置位为"1",以及 A/D 转换器中断位 ADE 也需要置位为"1"。

步骤 6

现在可以通过设定 ADCR0 寄存器中的 START 位从 "0" 到 "1" 再回到 "0",开始模数转换 的过程。注意,该位需初始化为 "0"。

• 步骤7


可以轮询 ADCR0 寄存器中的 EOCB 位,检查模数转换过程是否完成。当此位成为逻辑低时,表示转换过程已经完成。转换完成后,可读取 A/D 数据寄存器 ADRL 和 ADRH 获得转换后的值。另一种方法是,若中断使能且堆栈未满,则程序等待 A/D 中断发生。

注: 若使用轮询 ADCR0 寄存器中 EOCB 位的状态的方法来检查转换过程是否结束时,则中断使能的步骤可以省略。

下列时序图表示模数转换过程中不同阶段的图形与时序。由应用程序控制开始 A/D 转换过程后,单片机的内部硬件就会开始进行转换,在这个过程中,程序可以继续其它功能。A/D 转换时间为 16t<sub>ADCK</sub>,t<sub>ADCK</sub>为 A/D 时钟周期。

Rev. 1.70 1102023-04-21





A/D 转换时序图

#### 编程注意事项

在编程时,如果 A/D 转换器未使用,通过设置 ADCR0 寄存器中的 ADOFF 为高,关闭 A/D 内部电路以减少电源功耗。此时,不考虑输入脚的模拟电压,内部 A/D 转换器电路不产生功耗。如果 A/D 转换器输入脚用作普通 I/O 脚,必须特别注意,输入电压为无效逻辑电平也可能增加功耗。


A/D 控制寄存器的上电初始值默认设置相关共用引脚为 A/D 输入功能。若选择作为 I/O 口或其它引脚共用功能,则应正确设置 A/D 控制寄存器以除能 A/D 输入功能。

#### A/D 转换功能

HT66F03 和 HT66F04 两款单片机含有一组 12 位的 A/D 转换器,它们转换的最大值可达 FFFH。由于模拟输入最大值等于  $V_{DD}$  或  $V_{REF}$  的电压值,因此每一位可表示  $V_{DD}$  或  $V_{REF}/4096$  的模拟输入值。

通过下面的等式可估算 A/D 转换器输入电压值:

下图显示 A/D 转换器模拟输入值和数字输出值之间理想的转换功能。除了数字化数值 0,其后的数字化数值会在精确点之前的 0.5 LSB 处改变,而数字化数值的最大值将在  $V_{DD}$  或  $V_{REF}$  之前的 1.5 LSB 处改变。



Rev. 1.70 1112023-04-21



#### 理想的 A/D 转换功能

#### A/D 转换应用范例

下面两个范例程序用来说明怎样使用 A/D 转换。第一个范例是轮询 ADCR0 寄存器中的 EOCB 位来判断 A/D 转换是否完成,第二个范例则使用中断的方式判断。

```
范例: 使用查询 EOCB 的方式来检测转换结束
          ADE
                               ; disable ADC interrupt
    clr
    mov a,03H
    mov ADCR1,a
                               ; select f<sub>SYS</sub>/8 as A/D clock and switch off 1.25V
          ADOFF
    clr
    mov a,0Fh
                               ; setup ACERL to configure pins AN0~AN3
    mov ACERL,a
    mov a,00h
    mov ADCR0,a
                               ; enable and connect AN0 channel to A/D converter
start conversion:
          START
                               ; high pulse on start bit to initiate conversion
    clr
          START
                               ; reset A/D
    set
          START
                               ; start A/D
    clr
polling EOC:
          EOCB
                               ; poll the ADCR0 register EOCB bit to detect end
    SZ
                               ; of A/D conversion
    jmp polling EOC
                               ; continue polling
    mov a,ADRL
                               ; read low byte conversion result value
    mov ADRL buffer,a
                               ; save result to user defined register
    mov a,ADRH
                               ; read high byte conversion result value
    mov ADRH buffer,a
                               ; save result to user defined register
          start conversion
                               ; start next A/D conversion
    jmp
    范例: 使用中断的方式来检测转换结束
          ADE
                               ; disable ADC interrupt
    mov a,03H
    mov ADCR1,a
                               ; select f<sub>SYS</sub>/8 as A/D clock and switch off 1.25V
    clr
          ADOFF
    mov a,0Fh
                               ; setup ACERL to configure pins AN0~AN3
    mov ACERL,a
    mov a,00h
    mov ADCR0,a
                               ; enable and connect AN0 channel to A/D converter
Start conversion:
          START
                               ; high pulse on start bit to initiate conversion
    clr
          START
                               ; reset A/D
    set
          START
    clr
                               ; start A/D
    clr
          ADF
                               ; clear ADC interrupt request flag
    set
          ADE
                               ; enable ADC interrupt
                               ; enable global interrupt
    set
          EMI
;ADC interrupt service routine
```

Rev. 1.70 1122023-04-21



```
; ADC interrupt service routine
ADC ISR:
    mov acc stack,a
                               ; save ACC to user defined memory
    mov a,STATUS
    mov status stack,a
                               ; save STATUS to user defined memory
    mov a,ADRL
                               ; read low byte conversion result value
    mov adrl_buffer,a
                               ; save result to user defined register
                               ; read high byte conversion result value
    mov a,ADRH
    mov adrh buffer,a
                               ; save result to user defined register
EXIT INT ISR:
    mov a, status stack
    mov STATUS,a
                               ; restore STATUS from user defined memory
    mov a, acc stack
                               ; restore ACC from user defined memory
    reti
```

Rev.1.70 1132023-04-21



## 比较器

该系列芯片中含有一个独立的模拟比较器。它们具有暂停、极性选择、迟滞等功能,可通过寄存器进行灵活配置。比较器的引脚与普通 I/O 引脚共享,当比较器功能未使用时,此引脚可做普通引脚使用而不浪费 I/O 资源。

#### 比较器操作

此系列单片机包含一个比较器功能,用于比较两个模拟电压,基于它们的差值上提供一个输出。 控制寄存器 CPC 可分别控制相应的内部比较器。比较器的输出可由寄存器的一位记录,并且在共用的 I/O 口上输出。此外,比较器功能有输出极性,迟滞功能和暂停控制。

当比较器使能时,连接到与比较器共用的输入引脚的上拉电阻将自动失效。当比较器输入接近 其切换电压时,由于输入信号上升或下降速度较慢,比较器输出端可能会产生一些伪输出信号。通 过选择迟滞功能提供少量正反馈给比较器可使此种情况的发生率降至最低。理想情况下正负输入信 号在同一个电压点时比较器将发生开关动作,但是不可避免的输入失调电压会导致情况不确定。若 迟滞功能使能,也可增加切换偏差值。

#### 比较器寄存器

与比较器工作相关的有一个寄存器,即 CPC 寄存器。

#### CPC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	CSEL	CEN	CPOL	COUT	COS			CHYEN
R/W	R/W	R/W	R/W	R	R/W		_	R/W
POR	1	0	0	0	0	_	_	1

Bit 7 CSEL: 比较器引脚或 I/O 引脚选择位

0: 输入/输出引脚

1: 比较器引脚

此位为比较器引脚或输入/输出引脚选择位。为高时,两个比较器输入引脚使能。此时,这两个引脚的输入/输出功能失效,任何与比较器共用引脚的上拉电阻配置选项将自动失效。

Bit 6 CEN: 比较器开/关控制位

0: 关闭

1: 开启

此位为比较器开/关控制位。为"0"时,比较器关闭,即使其引脚上加有模拟电压也不会产生功耗。 对功耗要求严格的应用中,当比较器未使用或单片机进入休眠或空闲模式之前,此位应清零。

Bit 5 CPOL: 比较器输出极性位

0: 输出同相

1: 输出反相

此位决定比较器极性。为"0"时,COUT 位与比较器输出条件同相;为"1"时,COUT 位与比较器输出条件反相。

Bit 4 COUT: 比较器输出位

CPOL=0

0: C+ < C-

1: C+>C-

CPOL=1

Rev. 1.70 1142023-04-21



0: C+>C-

1: C+ < C-

此位为比较器输出位。此位的极性由比较器输入电压和 CPOL 位的状态决定。

Bit 3 COS: 输出路径选择位

0: CX 引脚

1: 内部使用

此位为比较器输出路径选择控制位。当此位为"0"且 CSEL 位为"1"时,比较器输出连接到外部 CX 引脚。当此位为"1"或 CSEL 位为"0"时,比较器输出信号仅供单片机内部使用,且共用输出引脚作为普通输入/输出引脚使用。

Bit 2~1 未使用,读为"0"

Bit 0 CHYEN: 迟滞控制位

0: 关闭

1: 开启

此位为迟滞控制位。为"1"时,比较器有一定量迟滞,具体见比较器电气特性表。滞后产生的正反馈将减少比较器门槛附近的伪开关效应的影响。

#### 比较器中断

比较器有自己的中断功能。当状态改变时,其中断标志将会置位,若应答中断使能位被置位,系统将跳转至相应的中断向量中执行。注意,发生状态改变的是 COUT 位而不是产生中断的输出脚。单片机处于休眠或空闲模式且比较器使能时,若为外部输入线导致比较器输出状态发生的改变,则由此产生的中断标志也可产生一个唤醒动作。若除能唤醒功能,进入休眠或空闲模式前中断标志应先置为高。

### 编程注意事项

若比较器使能,当单片机进入休眠或空闲模式时其仍保持有效并会有一定的耗电,用户可考虑 在进入休眠或空闲模式前先关闭比较器。

由于比较器引脚与普通输入/输出脚共用,若比较器功能使能时,这些引脚的输入/输出寄存器将读为"0"(端口控制寄存器读为"1")或读为端口数据寄存器的值(端口控制寄存器读为"0")。

Rev. 1.70 1152023-04-21



## 中断

中断是单片机一个重要功能。当外部事件或内部功能如定时器模块或 A/D 转换器有效,并且产生中断时,系统会暂时中止当前的程序而转到执行相对应的中断服务程序。此系列单片机提供多个外部中断和内部中断功能,外部中断由 INT 引脚动作产生,而内部中断由各种内部功能,如定时器模块、比较器、时基、LVD、EEPROM 和 A/D 转换器等产生。

#### 中断寄存器

中断控制基本上是在一定单片机条件发生时设置请求标志位,应用程序中中断使能位的设置是通过位于专用数据存储器中的一系列寄存器控制的。寄存器的数量由所选单片机的型号决定,但总的分为三类。第一类是 INTC0~INTC2 寄存器,用于设置基本的中断;第二类是 MFI0~MFI2 寄存器,用于设置多功能中断;最后一种有 INTEG 寄存器,用于设置外部中断边沿触发类型。

寄存器中含有中断控制位和中断请求标志位。中断控制位用于使能或除能各种中断,中断请求标志位用于存放当前中断请求的状态。它们都按照特定的模式命名,前面表示中断类型的缩写,紧接着的字母"E"代表使能/除能位,"F"代表请求标志位。

功能	使能位	请求标志	注释
总中断	EMI	_	_
INT 脚	INTE	INTF	_
比较器	CPE	CPF	_
A/D 转换器	ADE	ADF	_
多功能	MFnE	MFnF	n=0~2
时基	TBnE	TBnF	n=0 或 1
LVD	LVE	LVF	
EEPROM	DEE	DEF	_
	TnPE	TnPF	n=0~2
TM	TnAE	TnAF	11-0~2
	TnBE	TnBF	n=2

中断寄存器位命名模式

### • 中断寄存器内容

#### • HT66F03

Name		Bit												
Name	7	6	5	4	3	2	1	0						
INTEG	_	_	_	_			INTS1	INTS0						
INTC0		MF0F	CPF	INTF	MF0E	CPE	INTE	EMI						
INTC1	TB0F	ADF	MF2F	_	TB0E	ADE	MF2E	_						
INTC2	_	_	_	TB1F	_	_	_	TB1E						
MFI0	T1AF	T1PF	T0AF	T0PF	T1AE	T1PE	T0AE	T0PE						
MFI1*	保留													
MFI2	_		DEF	LVF			DEE	LVE						

注: \*MFII 寄存器为扩展功能保留之用。建议不要访问 MFII 寄存器且保持其初始化的设置以防止发生无法预期的情况。

Rev. 1.70 1162023-04-21



#### ◆ HT66F04

Name				]	Bit			
Name	7	6	5	4	3	2	1	0
INTEG	_	_					INTS1	INTS0
INTC0	ĺ	MF0F	CPF	INTF	MF0E	CPE	INTE	EMI
INTC1	TB0F	ADF	MF2F	MF1F	TB0E	ADE	MF2E	MF1E
INTC2		_		TB1F	_	_		TB1E
MFI0	T1AF	T1PF	T0AF	T0PF	T1AE	T1PE	T0AE	T0PE
MFI1	_	T2BF	T2AF	T2PF	_	T2BE	T2AE	T2PE
MFI2		_	DEF	LVF			DEE	LVE

#### ◆ HT68F03/ HT68F04

11100100														
Nama		Bit												
Name	7	6	5	4	3	2	1	0						
INTEG	_	_	_				INTS1	INTS0						
INTC0		MF0F	CPF	INTF	MF0E	CPE	INTE	EMI						
INTC1	TB0F	_	MF2F		TB0E	_	MF2E	_						
INTC2	_	_		TB1F				TB1E						
MFI0	T1AF	T1PF	T0AF	T0PF	T1AE	T1PE	T0AE	T0PE						
MFI1*	保留													
MFI2	_		DEF	LVF			DEE	LVE						

注: \*MFII 寄存器为扩展功能保留之用。建议不要访问 MFII 寄存器且保持其初始化的设置以防止发生无法预期的情况。

#### • INTEG 寄存器

Bit	7	6	5	4	3	2	1	0
Name		1	_	_		_	INTS1	INTS0
R/W			_	_			R/W	R/W
POR		_	_	_			0	0

Bit 7~2 未使用,读为"0"

Bit 1~0 INTS1, INTS0: INT 脚中断边沿控制位

00: 除能 01: 上升沿 10: 下降沿 11: 双沿

#### • INTC0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	-	MF0F	CPF	INTF	MF0E	CPE	INTE	EMI
R/W	_	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	-	0	0	0	0	0	0	0

Bit 7 未使用,读为"0"

Bit 6 MF0F: 多功能中断 0 请求标志位

0: 无请求 1: 中断请求

Bit 5 CPF: 比较器中断请求标志位

0: 无请求 1: 中断请求

Bit 4 INTF: INT 中断请求标志位

0: 无请求

Rev.1.70 1172023-04-21



1: 中断请求

Bit 3 **MF0E**: 多功能中断 0 控制位

0: 除能 1: 使能

Bit 2 CPE: 比较器中断控制位

0: 除能 1: 使能

Bit 1 INTE: INT 中断控制位

0: 除能

1: 使能

Bit 0 EMI: 总中断控制位

0: 除能 1: 使能

#### • INTC1 寄存器

#### ◆ HT66F03

Bit	7	6	5	4	3	2	1	0
Name	TB0F	ADF	MF2F	_	TB0E	ADE	MF2E	_
R/W	R/W	R/W	R/W	_	R/W	R/W	R/W	_
POR	0	0	0	_	0	0	0	

Bit 7 TB0F: 时基 0 中断请求标志位

0: 无请求 1: 中断请求

1: 小凼肉

Bit 6 ADF: A/D 转换器请求标志位

0: 无请求1: 中断请求

Bit 5 MF2F: 多功能中断 2 请求标志位

0: 无请求 1: 中断请求

Bit 4 保留位, 未使用, 读为"0"

Bit 3 **TB0E**: 时基 0 中断控制位

0: 除能 1: 使能

Bit 2 ADE: A/D 转换器中断控制位

0: 除能 1: 使能

Bit 1 **MF2E**: 多功能中断 2 控制位

0: 除能 1: 使能

Bit 0 保留位,未使用,读为"0"

#### ◆ HT66F04

Bit	7	6	5	4	3	2	1	0
Name	TB0F	ADF	MF2F	MF1F	TB0E	ADE	MF2E	MF1F
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7 TB0F: 时基 0 中断请求标志位

0: 无请求 1: 中断请求

Bit 6 ADF: A/D 转换器请求标志位

0: 无请求 1: 中断请求

Bit 5 MF2F: 多功能中断 2 请求标志位

Rev.1.70 1182023-04-21



0: 无请求

1: 中断请求

Bit 4 MF1F: 多功能中断 1 请求标志位

0: 无请求

1: 中断请求

Bit 3 **TB0E**: 时基 0 中断控制位

0: 除能

1: 使能

Bit 2 ADE: A/D 转换器中断控制位

0: 除能

1: 使能

Bit 1 **MF2E**: 多功能中断 2 控制位

0: 除能

1: 使能

Bit 0 MF1E: 多功能中断 1 控制位

0: 除能

1: 使能

#### ◆ HT68F03 /HT68F04

Bit	7	6	5	4	3	2	1	0
Name	TB0F	_	MF2F	_	TB0E		MF2E	_
R/W	R/W	_	R/W	_	R/W	_	R/W	_
POR	0	_	0	_	0	_	0	_

Bit 7 TB0F: 时基 0 中断请求标志位

0: 无请求

1: 中断请求

Bit 6 未使用,读为"0"

Bit 5 MF2F: 多功能中断 2 请求标志位

0: 无请求

1: 中断请求

Bit 4 保留位,未使用,读为"0"

Bit 3 **TB0E**: 时基 0 中断控制位

0: 除能

1: 使能

Bit 2 未使用,读为"0"

Bit 1 MF2E: 多功能中断 2 控制位

0: 除能

1: 使能

Bit 0 保留位,未使用,读为"0"

#### • INTC2 寄存器

Bit	7	6	5	4	3	2	1	0
Name	I	1	1	TB1F				TB1E
R/W	_	_	_	R/W		_	_	R/W
POR	_	_	_	0		_	_	0

Bit 7~5 未使用,读为"0"

Bit 4 TB1F: 时基 1 中断请求标志位

0: 无请求

1: 中断请求

Bit 3~1 未使用,读为"0"

Bit 0 **TB1E**: 时基 1 中断控制位

0: 除能

1: 使能

Rev.1.70 1192023-04-21



#### • MFI0 寄存器

Bit	7	6	5	4	3	2	1	0
Name	T1AF	T1PF	T0AF	T0PF	T1AE	T1PE	T0AE	T0PE
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	0	0	0	0	0	0

Bit 7 T1AF: TM1 比较器 A 匹配中断请求标志位

0: 无请求 1: 中断请求

Bit 6 T1PF: TM1 比较器 P 匹配中断请求标志位

0: 无请求 1: 中断请求

Bit 5 TOAF: TMO 比较器 A 匹配中断请求标志位

0: 无请求 1: 中断请求

Bit 4 TOPF: TM0 比较器 P 匹配中断请求标志位

0: 无请求1: 中断请求

Bit 3 T1AE: TM1 比较器 A 匹配中断控制位

0: 除能 1: 使能

Bit 2 T1PE: TM1 比较器 P 匹配中断控制位

0: 除能 1: 使能

Bit 1 TOAE: TMO 比较器 A 匹配中断控制位

0: 除能 1: 使能

Bit 0 TOPE: TM0 比较器 P 匹配中断控制位

0: 除能 1: 使能

#### • MFI1 寄存器 -- HT66F04

Bit	7	6	5	4	3	2	1	0
Name	_	T2BF	T2AF	T2PF		T2BE	T2AE	T2PE
R/W	_	R/W	R/W	R/W	_	R/W	R/W	R/W
POR		0	0	0		0	0	0

Bit 7 未使用,读为"0"

Bit 6 T2BF: TM2 比较器 B 匹配中断请求标志位

0: 无请求 1: 中断请求

Bit 5 T2AF: TM2 比较器 A 匹配中断请求标志位

0: 无请求 1: 中断请求

Bit 4 T2PF: TM2 比较器 P 匹配中断请求标志位

0: 无请求 1: 中断请求

Bit 3 未使用,读为"0"

Bit 2 T2BE: TM2 比较器 B 匹配中断控制位

0: 除能 1: 使能

Bit 1 T2AE: TM2 比较器 A 匹配中断控制位

Rev.1.70 1202023-04-21



0: 除能

1: 使能 Bit 0 **T2PE**: T

T2PE: TM2 比较器 P 匹配中断控制位

0: 除能 1: 使能

#### MFI2 寄存器

Bit	7	6	5	4	3	2	1	0
Name		-	DEF	LVF			DEE	LVE
R/W	_	_	R/W	R/W		_	R/W	R/W
POR			0	0			0	0

Bit 7~6 未使用,读为"0"

Bit 5 DEF: 数据 EEPROM 中断请求标志位

0: 无请求 1: 中断请求

Bit 4 LVF: LVD 中断请求标志位

0: 无请求

Bit 3~2 未使用,读为"0"

Bit 1 **DEE**:数据 EEPROM 中断控制位

0: 除能

1: 使能

Bit 0 LVE: LVD 中断控制位

0: 除能 1: 使能

#### 中断操作

若中断事件条件产生,如一个 TM 比较器 P、比较器 A 或比较器 B 匹配或 A/D 转换结束等等,相关中断请求标志将置起。中断标志产生后程序是否会跳转至相关中断向量执行是由中断使能位的条件决定的。若使能位为"1",程序将跳至相关中断向量中执行;若使能位为"0",即使中断请求标志置起中断也不会发生,程序也不会跳转至相关中断向量执行。若总中断使能位为"0",所有中断都将除能。


当中断发生时,下条指令的地址将被压入堆栈。相应的中断向量地址加载至 PC 中。系统将从此向量取下条指令。中断向量处通常为跳转指令,以跳转到相应的中断服务程序。中断服务程序必须以"RETI"指令返回至主程序,以继续执行原来的程序。

各个中断使能位以及相应的请求标志位,以优先级的次序显示在下图。一些中断源有自己的向量,但是有些中断却共用多功能中断向量。一旦中断子程序被响应,系统将自动清除 EMI 位,所有其它的中断将被屏蔽,这个方式可以防止任何进一步的中断嵌套。其它中断请求可能发生在此期间,虽然中断不会立即响应,但是中断请求标志位会被记录。

如果某个中断服务子程序正在执行时,有另一个中断要求立即响应,那么 EMI 位应在程序进入中断子程序后置位,以允许此中断嵌套。如果堆栈已满,即使此中断使能,中断请求也不会被响应,直到 SP 减少为止。如果要求立刻动作,则堆栈必须避免成为储满状态。请求同时发生时,执行优先级如下流程图所示。所有被置起的中断请求标志都可把单片机从休眠或空闲模式中唤醒,若要防止唤醒动作发生,在单片机进入休眠或空闲模式前应将相应的标志置起。

Rev. 1.70 1212023-04-21






中断结构 -- HT66F03

Rev.1.70 1222023-04-21






中断结构 -- HT66F04

Rev.1.70 1232023-04-21





中断结构 -- HT68F03/HT68F04

#### 外部中断

通过 INT 引脚上的信号变化可控制外部中断。当触发沿选择位设置好触发类型,INT 引脚的状态发生变化,外部中断请求标志 INTF 被置位时外部中断请求产生。若要跳转到相应中断向量地址,总中断控制位 EMI 和相应中断使能位 INTE 需先被置位。此外,必须使用 INTEG 寄存器使能外部中断功能并选择触发沿类型。外部中断引脚和普通 I/O 口共用,如果相应寄存器中的中断使能位被置位,此引脚将被作为外部中断脚使用。此时该引脚必须通过设置控制寄存器,将该引脚设置为输入口。当中断使能,堆栈未满并且外部中断脚状态改变,将调用外部中断向量子程序。当响应外部中断服务子程序时,中断请求标志位 INTF 会自动复位且 EMI 位会被清零以除能其它中断。注意,即使此引脚被用作外部中断输入,其配置选项中的上拉电阻仍保持有效。寄存器 INTEG 被用来选择有效的边沿类型,来触发外部中断。可以选择上升沿还是下降沿或双沿触发都产生外部中断。注意 INTEG 也可以用来除能外部中断功能。

#### 比较器中断

比较器中断由内部比较器控制。当比较器输出状态改变,比较器中断请求标志 CPF 被置位,比较器中断请求产生。若要跳转到相应中断向量地址,总中断控制位 EMI 和比较器中断使能位 CPE 需先被置位。当中断使能,堆栈未满并且比较器输入产生一个比较器输出变化时,将调用比较器中断向量子程序。当响应中断服务子程序时,比较器中断请求标志位会自动复位且 EMI 位会被清零以除能其它中断。

#### 多功能中断

此系列单片机中有多达三种多功能中断,与其它中断不同,它没有独立源,但由其它现有的中断源构成,即 TM 中断,LVD 中断和 EEPROM 中断。

当多功能中断中任何一种中断请求标志 MFnF 被置位,多功能中断请求产生。当中断使能,堆栈未满,包括在多功能中断中的任意一个中断发生时,将调用多功能中断向量中的一个子程序。当响应中断服务子程序时,相关的多功能请求标志位会自动复位且EMI 位会自动清零以除能其它中断。

Rev. 1.70 1242023-04-21



但必须注意的是,在中断响应时,虽然多功能中断标志会自动复位,但多功能中断源的请求标志位,即 TM 中断,LVD 中断和 EEPROM 中断的请求标志位不会自动复位,必须由应用程序清零。

#### A/D 转换器中断

A/D 转换器中断由 A/D 转换动作的结束来控制。当 A/D 转换器中断请求标志被置位,即 A/D 转换过程完成时,中断请求发生。当总中断使能位 EMI 和 A/D 中断使能位 ADE 被置位,允许程序跳转到各自的中断向量地址。当中断使能,堆栈未满且 A/D 转换动作结束时,将调用它们各自的中断向量子程序。当响应中断服务子程序时,相应的中断请求标志位 ADF 会自动清零。EMI 位也会被清零以除能其它中断。

### 时基中断

时基中断提供一个固定周期的中断信号,由各自的定时器功能产生溢出信号控制。当各自的中断请求标志 TB0F 或 TB1F 被置位时,中断请求发生。当总中断使能位 EMI 和时基使能位 TB0E 或 TB1E 被置位,允许程序跳转到各自的中断向量地址。当中断使能,堆栈未满且时基溢出时,将调用它们各自的中断向量子程序。当响应中断服务子程序时,相应的中断请求标志位 TB0F 或 TB1F 会自动复位且 EMI 位会被清零以除能其它中断。

时基中断的目的是提供一个固定周期的中断信号,时钟源来自内部时钟源  $f_{TB}$ 。 $f_{TB}$  输入时钟首先经过分频器,分频率由程序设置 TBC 寄存器相关位获取合适的分频值以提供更长的时基中断周期。控制时基中断频率  $f_{TB}$  的时钟源有几种,如在系统工作模式章节所示。

#### • TBC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	TBON	TBCK	TB11	TB10	LXTLP	TB02	TB01	TB00
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
POR	0	0	1	1	0	1	1	1

Bit 7 TBON: TBO 和 TB1 控制位

0: 除能

1: 使能

Bit 6 TBCK: 选择 f<sub>TB</sub> 时钟位

 $0: f_{TBC}$ 

1: f<sub>SYS</sub>/4

Bit 5~4 **TB11~TB10**: 选择时基 1 溢出周期位

00:  $4096/f_{TB}$ 

01: 8192/f<sub>TB</sub>

10: 16384/f<sub>TB</sub>

11: 32768/f<sub>TB</sub>

Bit 3 LXTLP: LXT 低功耗控制位

0: 除能

1: 使能

Bit 2~0 TB02~TB00: 选择时基 0 溢出周期位

000:  $256/f_{TB}$ 

001: 512/f<sub>TB</sub>

010:  $1024/f_{TB}$ 

011:  $2048/f_{TB}$ 

100:  $4096/f_{TB}$ 


101: 8192/f<sub>TB</sub>

110: 16384/f<sub>TB</sub>

111: 32768/f<sub>TB</sub>

Rev. 1.70 1252023-04-21





时基中断

#### EEPROM 中断

EEPROM 中断也属于多功能中断。当写或读周期结束,EEPROM 中断请求标志 DEF 被置位,EEPROM 中断请求产生。若要程序跳转到相应中断向量地址,总中断控制位 EMI、EEPROM 中断使能位 DEE 和相应多功能中断使能位需先被置位。当中断使能,堆栈未满且 EEPROM 写或读周期结束时,可跳转至相关多功能中断向量子程序中执行。当 EEPROM 中断响应,EMI 将被自动清零以除能其它中断,多功能中断请求标志也可自动清除,但 DEF 标志需在应用程序中手动清除。

#### LVD 中断

LVD 中断也属于多功能中断。当低电压检测功能检测到一个低电压时,LVD 中断请求标志 LVF 被置位,LVD 中断请求产生。若要程序跳转到相应中断向量地址,总中断控制位 EMI、低电压中断 使能位 LVE 和相应多功能中断使能位需先被置位。当中断使能,堆栈未满且低电压条件发生时,可 跳转至相关多功能中断向量子程序中执行。当低电压中断响应,EMI 将被自动清零以除能其它中断,多功能中断请求标志也可自动清除,但 LVF 标志需在应用程序中手动清除。

Rev. 1.70 1262023-04-21



#### TM 中断

简易型和标准型 TM 各有两个中断,增强型 TM 有三个中断。所有的 TM 中断也属于多功能中断。简易型和标准型 TM 各有两个中断请求标志位 TnPF、TnAF 及两个使能位 TnPE、TnAE。增强型 TM 有三个中断请求标志 T2PF、T2AF、T2BF 及三个使能位 T2PE、T2AE、T2BE。当 TM 比较器 P、A、B 匹配情况发生时,任意 TM 中断请求标志被置位,TM 中断请求产生。

若要程序跳转到相应中断向量地址,总中断控制位 EMI、相应 TM 中断使能位和相关多功能中断使能位 MFnE 需先被置位。当中断使能,堆栈未满且 TM 比较器匹配情况发生时,可跳转至相关多功能中断向量子程序中执行。当 TM 中断响应,EMI 将被自动清零以除能其它中断,相关 MFnF标志也可自动清除,但 TM 中断请求标志需在应用程序中手动清除。

#### 中断唤醒功能

每个中断都具有将处于休眠或空闲模式的单片机唤醒的能力。当中断请求标志由低到高转换时唤醒动作产生,其与中断是否使能无关。因此,尽管单片机处于休眠或空闲模式且系统振荡器停止工作,如有外部中断脚上产生外部边沿跳变,低电压或比较器输出改变都可能导致其相应的中断标志被置位,由此产生中断,因此必须注意避免伪唤醒情况的发生。若中断唤醒功能被除能,单片机进入休眠或空闲模式前相应中断请求标志应被置起。中断唤醒功能不受中断使能位的影响。

#### 编程注意事项

通过禁止相关中断使能位,可以屏蔽中断请求,然而,一旦中断请求标志位被设定,它们会被保留在中断控制寄存器内,直到相应的中断服务子程序执行或请求标志位被软件指令清除。

多功能中断中所含中断相应程序执行时,多功能中断请求标志 MFnF 可以自动清零,但各自的请求标志需在应用程序中手动清除。

建议在中断服务子程序中不要使用 "CALL 子程序"指令。中断通常发生在不可预料的情况或是需要立刻执行的某些应用。假如只剩下一层堆栈且没有控制好中断,当"CALL 子程序"在中断服务子程序中执行时,将破坏原来的控制序列。

所有中断在休眠或空闲模式下都具有唤醒功能,当中断请求标志发生由低到高的转变时都可产 生唤醒功能。若要避免相应中断产生唤醒动作,在单片机进入休眠或空闲模式前需先将相应请求标 志置为高。

当进入中断服务程序,系统仅将程序计数器的内容压入堆栈,如果中断服务程序会改变状态寄存器或其它的寄存器的内容而破坏控制流程,应事先将这些数据保存起来。

若从中断子程序中返回可执行 RET 或 RETI 指令。除了能返回至主程序外,RETI 指令还能自动设置 EMI 位为高,允许进一步中断。RET 指令只能返回至主程序,清除 EMI 位,除能进一步中断。

Rev. 1.70 1272023-04-21



## 低电压检测-LVD

此系列单片机都具有低电压检测功能,即 LVD。该功能使能用于监测电源电压  $V_{DD}$ ,若电源电压低于一定值可提供一个警告信号。此功能在电池类产品中非常有用,在电池电压较低时产生警告信号。低电压检测也可产生中断信号。

### LVD 寄存器

低电压检测功能由 LVDC 寄存器控制。VLVD2~VLVD0 位用于选择 8 个固定的电压参考点。LVDO 位被置位时低电压情况发生,若 LVDO 位为低表明 V<sub>DD</sub> 电压工作在当前所设置低电压水平值之上。LVDEN 位用于控制低电压检测功能的开启/关闭,设置此位为高使能此功能,反之,关闭内部低电压检测电路。低电压检测会有一定的功耗,在不使用时可考虑关闭此功能,此举在功耗要求严格的电池供电应用中值得考虑。

#### • LVDC 寄存器

Bit	7	6	5	4	3	2	1	0
Name	_		LVDO	LVDEN	_	VLVD2	VLVD1	VLVD0
R/W	_	_	R	R/W	_	R/W	R/W	R/W
POR		_	0	0	_	0	0	0

Bit 7~6 未定义,读为"0"

Bit 5 LVDO: LVD 输出标志位

0: 未检测到低电压

1: 检测到低电压

Bit 4 LVDEN: 低电压检测控制位

0: 除能

1: 使能

Bit 3 未定义,读为"0"

Bit 2~0 VLVD2~VLVD0: 选择 LVD 电压位

000: 2.0V

001: 2.2V

010: 2.4V

011: 2.7V

100: 3.0V


101: 3.3V

110: 3.6V

111: 4.4V

#### LVD 操作

通过比较电源电压  $V_{DD}$  与存储在 LVDC 寄存器中的预置电压值的结果,低电压检测功能工作。其设置的范围为  $2.0V\sim4.4V$ 。当电源电压  $V_{DD}$  低于预置电压值时,LVDO 位被置为高,表明低电压产生。低电压检测功能由一个自动使能的参考电压提供。若 LVDEN 位为高,当单片机掉电时低电压检测器保持有效状态。低电压检测器使能后,读取 LVDO 位前,电路稳定需要一定的延时  $t_{LVDS}$ 。注意, $V_{DD}$  电压可能上升或下降比较缓慢,在  $V_{LVD}$  电压值附近时,LVDO 位可能有多种变化。



Rev. 1.70 1282023-04-21



LVD 操作

Rev.1.70 1292023-04-21



低电压检测器也有自己的中断功能,也是属于多功能中断的一种,它是除了轮询 LVDO 位之外的另一种检测低电压的方法。中断条件产生置位 LVDO 并延时  $t_{LVD}$ 后,中断产生。若 LVDEN 位为高,当单片机掉电时低电压检测器保持有效状态。此种情况下,若  $V_{DD}$  降至小于 LVD 预置电压值时,中断请求标志位 LVF 将被置位,中断产生,单片机将被从休眠或空闲模式中唤醒。若不要求低电压检测的唤醒功能使能,在单片机进入休眠或空闲模式前应将 LVF 标志置为高。

## 配置选项

配置选项在烧写程序时写入芯片。通过HT-IDE 的软件开发环境,使用者在开发过程中可以选择配置选项。当配置选项烧入单片机后,无法再通过应用程序修改。所有位必须按系统的需要定义,具体内容可参考下表:

序号	选项
振荡器选项	
1	高/低速振荡器类型选择 – fosc: 1. HXT+LIRC 2. ERC+LIRC 3. HIRC +LIRC 4. HIRC+LXT
2	WDT 时钟选择 fs: 1. f <sub>SUB</sub> 2. f <sub>SYS</sub> /4
3	HIRC 频率选择: 1. 4MHz 2. 8MHz 3. 12MHz
4	f <sub>SUB</sub> 振荡器选择: 1. LIRC 2. LXT
5	f <sub>TBC</sub> 振荡器选择: 1. LIRC 2. LXT
注:若高速/作钟源。	氐速振荡器未设置为 HIRC+LXT 模式时,需选择 LIRC 作为 f <sub>SUB</sub> 或 f <sub>TBC</sub> 的时
复位脚选项	
4	PA7/RES脚选项: 1. RES脚 2. I/O 脚
看门狗选项	
5	看门狗定时器功能: 1. 使能 2. 除能
6	清看门狗指令选择: 1.1 条指令 2.2 条指令
LVR 选项	
7	LVR 功能: 1. 使能


Rev.1.70 1302023-04-21



序号	选项		
	2. 除能		
8	LVR 电压选择: 1. 2.10V 2. 2.55V 3. 3.15V 4. 4.20V		


# 应用电路

### HT66F03/HT66F04



- 注:"\*"表示建议加上此元件以加强静电保护。
  - "\*\*"表示建议在电源有较强干扰场合加上此元件。

#### HT68F03/HT68F04



- 注:"\*"表示建议加上此元件以加强静电保护。
  - "\*\*"表示建议在电源有较强干扰场合加上此元件。

Rev.1.70 1312023-04-21



## 指令集

#### 简介

任何单片机成功运作的核心在于它的指令集,此指令集为一组程序指令码,用来指导单片机如何去执行指定的工作。在 HOLTEK 单片机中,提供了丰富且灵活的指令,共超过六十条,程序设计者可以事半功倍地实现他们的应用。

为了更加容易理解各种各样的指令码,接下来按功能分组介绍它们。

#### 指令周期

大部分的操作均只需要一个指令周期来执行。分支、调用或查表则需要两个指令周期。一个指令周期相当于四个系统时钟周期,因此如果在 8MHz 的系统时钟振荡器下,大部分的操作将在 0.5μs 中执行完成,而分支或调用操作则将在 1μs 中执行完成。虽然需要两个指令周期的指令通常指的是 JMP、CALL、RET、RETI 和查表指令,但如果牵涉到程序计数器低字节寄存器 PCL 也将多花费一个周期去加以执行。即指令改变 PCL 的内容进而导致直接跳转至新地址时,需要多一个周期去执行,例如 "CLR PCL"或 "MOV PCL, A"指令。对于跳转指令必须注意的是,如果比较的结果牵涉到跳转动作将多花费一个周期,如果没有则需一个周期即可。

#### 数据的传送

单片机程序中数据传送是使用最为频繁的操作之一,使用三种 MOV 的指令,数据不但可以从寄存器转移至累加器(反之亦然),而且能够直接移动立即数到累加器。数据传送最重要的应用之一是从输入端口接收数据或传送数据到输出端口。

#### 算术运算

算术运算和数据处理是大部分单片机应用所必需具备的能力,在盛群单片机内部的指令集中,可直接实现加与减的运算。当加法的结果超出 255 或减法的结果少于 0 时,要注意正确的处理进位和借位的问题。INC、INCA、DEC 和 DECA 指令提供了对一个指定地址的值加一或减一的功能。

#### 逻辑和移位运算

标准逻辑运算例如 AND、OR、XOR 和 CPL 全都包含在盛群单片机内部的指令集中。大多数牵涉到数据运算的指令,数据的传送必须通过累加器。在所有逻辑数据运算中,如果运算结果为零,则零标志位将被置位,另外逻辑数据运用形式还有移位指令,例如 RR、RL、RRC 和 RLC 提供了向左或向右移动一位的方法。不同的移位指令可满足不同的应用需要。移位指令常用于串行端口的程序应用,数据可从内部寄存器转移至进位标志位,而此位则可被检验,移位运算还可应用在乘法与除法的运算组成中。

## 分支和控制转换

程序分支是采取使用 JMP 指令跳转至指定地址或使用 CALL 指令调用子程序的形式,两者之不同在于当子程序被执行完毕后,程序必须马上返回原来的地址。这个动作是由放置在子程序里的返回指令 RET 来实现,它可使程序跳回 CALL 指令之后的地址。在 JMP 指令中,程序则只是跳到一个指定的地址而已,并不需如 CALL 指令般跳回。一个非常有用的分支指令是条件跳转,跳转条件是由数据存储器或指定位来加以决定。遵循跳转条件,程序将继续执行下一条指令或略过且跳转至接下来的指令。这些分支指令是程序走向的关键,跳转条件可能是外部开关输入,或是内部数据位的值。

Rev. 1.70 1322023-04-21



#### 位运算

提供数据存储器中单个位的运算指令是盛群单片机的特性之一。这特性对于输出端口位的设置尤其有用,其中个别的位或端口的引脚可以使用"SET [m].i"或"CLR [m].i"指令来设定其为高位或低位。如果没有这特性,程序设计师必须先读入输出口的8位数据,处理这些数据,然后再输出正确的新数据。这种读入-修改-写出的过程现在则被位运算指令所取代。

#### 查表运算

数据的储存通常由寄存器完成,然而当处理大量固定的数据时,它的存储量常常造成对个别存储器的不便。为了改善此问题,盛群单片机允许在程序存储器中建立一个表格作为数据可直接存储的区域,只需要一组简易的指令即可对数据进行查表。

#### 其它运算

除了上述功能指令外,其它指令还包括用于省电的"HALT"指令和使程序在极端电压或电磁环境下仍能正常工作的看门狗定时器控制指令。这些指令的使用则请查阅相关的章节。

Rev.1.70 1332023-04-21



# 指令集概要

下表中说明了按功能分类的指令集,用户可以将该表作为基本的指令参考。

## 惯例

 x: 立即数
 m: 数据存储器地址

 A: 累加器
 i: 第 0~7 位

addr: 程序存储器地址

助记符		说明		影响标志位	
算术运算					
ADD	A,[m]	ACC 与数据存储器相加,结果放入 ACC	1	Z,C,AC,OV	
ADDM	A,[m]	ACC 与数据存储器相加,结果放入数据存储器	1 注	Z,C,AC,OV	
ADD	A, x	ACC 与立即数相加,结果放入 ACC	1	Z,C,AC,OV	
ADC	A,[m]	ACC 与数据存储器、进位标志相加,结果放入 ACC	1	Z,C,AC,OV	
ADCM	A,[m]	ACC 与数据存储器、进位标志相加,结果放入数据存储器	1 注	Z,C,AC,OV	
SUB	A, x	ACC 与立即数相减,结果放入 ACC	1	Z,C,AC,OV	
SUB	A,[m]	ACC 与数据存储器相减,结果放入 ACC	1	Z,C,AC,OV	
SUBM	A,[m]	ACC 与数据存储器相减,结果放入数据存储器	1 注	Z,C,AC,OV	
SBC	A,[m]	ACC 与数据存储器、进位标志的反相减,结果放入 ACC	1	Z,C,AC,OV	
SBCM	A,[m]	ACC 与数据存储器、进位标志相减,结果放入数据存储器	1 注	Z,C,AC,OV	
DAA	[m]	将加法运算中放入 ACC 的值调整为十进制数,并将结果放入数据存储器	1 <sup>注</sup>	С	
逻辑运算		,		•	
AND	A,[m]	ACC 与数据存储器做"与"运算,结果放入 ACC	1	Z	
OR	A,[m]	ACC 与数据存储器做"或"运算,结果放入 ACC	1	Z	
XOR	A,[m]	ACC 与数据存储器做"异或"运算,结果放入 ACC	1	Z	
ANDM	A,[m]	ACC 与数据存储器做"与"运算,结果放入数据存储器	1 注	Z	
ORM	A,[m]	ACC 与数据存储器做"或"运算,结果放入数据存储器	1 注	Z	
XORM	A,[m]	ACC 与数据存储器做"异或"运算,结果放入数据存储器	1 注	Z	
AND	A, x	ACC 与立即数做"与"运算,结果放入 ACC	1	Z	
OR	A, x	ACC 与立即数做"或"运算,结果放入 ACC	1	Z	
XOR	A, x	ACC 与立即数做"异或"运算,结果放入 ACC	1	Z	
CPL	[m]	对数据存储器取反,结果放入数据存储器	1 注	Z	
CPLA	[m]	对数据存储器取反,结果放入 ACC	1	Z	
递增和递					
INCA	[m]	递增数据存储器,结果放入 ACC	1	Z	
INC	[m]	递增数据存储器,结果放入数据存储器	1 注	Z	
DECA	[m]	递减数据存储器,结果放入 ACC	1	Z	
DEC	[m]	递减数据存储器,结果放入数据存储器	1 注	Z	
移位					
RRA	[m]	数据存储器右移一位,结果放入 ACC	1	无	
RR	[m]	数据存储器右移一位,结果放入数据存储器	1 <sup>注</sup>	无	
RRCA	[m]	带进位将数据存储器右移一位,结果放入 ACC	1	C	
RRC	[m]	带进位将数据存储器右移一位,结果放入数据存储器	1 注	C	
RLA	[m]	数据存储器左移一位,结果放入 ACC	1	无	
RL	[m]	数据存储器左移一位,结果放入数据存储器	1 注	无	
RLCA	[m]	带进位将数据存储器左移一位,结果放入 ACC	1	C	
RLC	[m]	带进位将数据存储器左移一位,结果放入数据存储器	1 注	C	
数据传送					
MOV	A,[m]	将数据存储器送至 ACC	1	无	

Rev.1.70 1342023-04-21



助记符		说明		影响标志位
MOV	[m],A	将 ACC 送至数据存储器	1 注	无
MOV	A, x	将立即数送至 ACC		无
位运算				
CLR	[m].i	清除数据存储器的位	1 注	无
SET	[m].i	置位数据存储器的位	1 注	无
转移				
JMP	addr	无条件跳转	2	无
SZ	[m]	如果数据存储器为零,则跳过下一条指令	1 <sup>注</sup>	无
SZA	[m]	数据存储器送至 ACC,如果内容为零,则跳过下一条指令	1 <sup>注</sup>	无
SZ	[m].i	如果数据存储器的第i位为零,则跳过下一条指令	1 <sup>注</sup>	无
SNZ	[m].i	如果数据存储器的第i位不为零,则跳过下一条指令	1 注	无
SIZ	[m]	递增数据存储器,如果结果为零,则跳过下一条指令	1 <sup>注</sup>	无
SDZ	[m]	递减数据存储器,如果结果为零,则跳过下一条指令	1 <sup>注</sup>	无
SIZA	[m]	递增数据存储器,将结果放入ACC,如果结果为零,则跳过下一条指令	1 注	无
SDZA	[m]	递减数据存储器,将结果放入ACC,如果结果为零,则跳过下一条指令	1 注	无
CALL	addr	子程序调用	2	
RET		从子程序返回	2	无
RET	A, x	从子程序返回,并将立即数放入 ACC	2	无
RETI		从中断返回	2	无
査表				
TABRD	[m]	读取当前页的 ROM 内容,并送至数据存储器和 TBLH	2 注	无
TABRDL	[m]	读取最后页的 ROM 内容,并送至数据存储器和 TBLH	2 注	无
其它指令		T >		
NOP		空指令	1	无
CLR	[m]	清除数据存储器	1 注	无
SET	[m]	置位数据存储器	1 注	无
CLR	WDT	清除看门狗定时器	1	TO,PDF
CLR CLR	WDT1 WDT2	预清除看门狗定时器	1	TO,PDF
SWAP	WD12 [m]	预清除看门狗定时器	1 1 <sup>注</sup>	TO,PDF
SWAPA	[m]	交换数据存储器的高低字节,结果放入数据存储器		无 无
HALT	r J	交换数据存储器的高低字节,结果放入 ACC 进入暂停模式	1 1	元 TO,PDF

- 注: 1、对跳转指令而言,如果比较的结果牵涉到跳转即需2个周期,如果没有发生跳转,则只需一个周期。
  - 2、任何指令若要改变 PCL 的内容将需要 2 个周期来执行。
  - 3、对于"CLR WDT1"或"CLR WDT2"指令而言,TO和PDF标志位也许会受执行结果影响,"CLR WDT1"和"CLR WDT2"被连续地执行后,TO和PDF标志位会被清除,否则TO和PDF标志位保持不变。

#### 指令定义

ADC A, [m] Add data memory and carry to the accumulator

说明: 将指定的数据存储器、累加器内容以及进位标志相加,结果存放到累加器。

运算过程: ACC←ACC+[m]+C 影响标志位: OV、Z、AC、C

**ADCM** A, [m] Add the accumulator and carry to the accumulator

说明: 将指定的数据存储器、累加器内容和进位标志位相加,结果存放到指定的数据

存储器。

Rev.1.70 1352023-04-21



运算过程: [m]←ACC+[m]+C 影响标志位: OV、Z、AC、C

**ADD** A, [m] Add data memory to the accumulator

说明: 将指定的数据存储器和累加器内容相加,结果存放到累加器。

运算过程: ACC←ACC+[m] 影响标志位: OV、Z、AC、C

**ADD** A, x Add immediate data to the accumulator

说明: 将累加器和立即数相加,结果存放到累加器。

运算过程: ACC←ACC+x 影响标志位: OV、Z、AC、C

**ADDM** A, [m] Add the accumulator to the data memory

说明: 将指定的数据存储器和累加器内容相加,结果存放到指定的数据存储器。

运算过程: [m]←ACC+[m] 影响标志位: OV、Z、AC、C

**AND** A, [m] Logical AND accumulator with data memory

说明: 将累加器中的数据和指定数据存储器内容做逻辑与,结果存放到累加器。

运算过程: ACC←ACC "AND" [m]

影响标志位: Z

**AND** A, x Logical AND immediate data to the accumulator

说明: 将累加器中的数据和立即数做逻辑与,结果存放到累加器。

运算过程: ACC←ACC "AND" x

影响标志位: Z

**ANDM** A, [m] Logical AND data memory with the accumulator

说明: 将指定数据存储器内容和累加器中的数据做逻辑与,结果存放到数据存储器。

运算过程: [m]←ACC "AND" [m]

影响标志位: Z

CALL addr Subroutine call

说明: 无条件的调用指定地址的子程序,此时程序计数器先加1获得下一个要执行

的指令地址并压入堆栈,接着载入指定地址并从新地址执行程序。由于指令

需要额外的运算,所以此指令为2个周期。

运算过程: Stack←Program Counter+1

Program Counter ← addr

影响标志位: 无

CLR [m] Clear data memory

说明: 将指定数据存储器的内容清零。

运算过程: [m] ←00H

影响标志位: 无

CLR [m].i Clear bit of data memory

说明: 将指定数据存储器的 i 位内容清零。

运算过程: [m].i ←0

Rev.1.70 1362023-04-21



影响标志位: 无

CLR WDT Clear Watchdog Timer

说明: WDT 计数器、暂停标志位 PDF 和看门狗溢出标志位 TO 清零。

运算过程: WDT ← 00H

PDF & TO  $\leftarrow 0$ 

影响标志位: TO、PDF

Rev.1.70 1372023-04-21



CLR WDT1 Preclear Watchdog Timer

说明: PDF 和 TO 标志位都被清 0。必须配合 CLR WDT2 一起使用清除 WDT 计时

器。当程序仅执行 CLR WDT1, 而没有执行 CLR WDT2 时, PDF 与 TO 保留

原状态不变。

运算过程: WDT ← 00H

PDF & TO  $\leftarrow 0$ 

影响标志位: TO、PDF

CLR WDT2 Preclear Watchdog Timer

说明: PDF 和 TO 标志位都被清 0。必须配合 CLR WDT1 一起使用清除 WDT 计时

器。当程序仅执行 CLR WDT2, 而没有执行 CLR WDT1 时, PDF 与 TO 保留

原状态不变。

运算过程: WDT ← 00H

PDF & TO ← 0

影响标志位: TO、PDF

**CPL** [m] Complement data memory

说明: 将指定数据存储器中的每一位取逻辑反,相当于从1变0或从0变1。

运算过程: [m] ← [m]

影响标志位: Z

**CPLA** [m] Complement data memory

说明: 将指定数据存储器中的每一位取逻辑反,相当于从1变0或从0变1,结果被

存放回累加器且数据寄存器的内容保持不变。

运算过程:  $ACC \leftarrow [m]$ 

影响标志位: Z

**DAA** [m] Decimal-Adjust accumulator for addition

说明: 将累加器中的内容转换为 BCD (二进制转成十进制)码。如果低四位的值大于

"9"或 AC=1,那么 BCD 调整就执行对原值加"6",否则原值保持不变;如果高四位的值大于"9"或 C=1,那么 BCD 调整就执行对原值加"6"。BCD 转换实质上是根据累加器和标志位执行 00H,06H,60H或 66H的加法运算,结果存放到数据存储器。只有进位标志位 C 受影响,用来指示原始 BCD 的和是

否大于 100,并可以进行双 精度十进制数的加法运算。

操作: [m] ←ACC+00H 或 [m] ←ACC+06H

[m] ←ACC+60H 或 [m] ←ACC+66H

影响标志位: C

**DEC** [m] Decrement data memory

说明: 将指定数据存储器的内容减 1。

运算过程: [m] ← [m]-1

影响标志位: Z

**DECA** [m] Decrement data memory and place result in the accumulator

说明: 将指定数据存储器的内容减1,把结果存放回累加器并保持指定数据存储器的

内容不变。

运算过程: ACC ← [m]-1

影响标志位: Z

Rev.1.70 1382023-04-21



**HALT** Enter power down mode

说明: 此指令终止程序执行并关掉系统时钟, RAM 和寄存器的内容保持原状态,

WDT 计数器和分频器被清"0",暂停标志位 PDF 被置位 1,WDT 溢出标志

位 TO 被清 0。

运算过程:  $TO \leftarrow 0$ 

PDF **←** 1

影响标志位: TO、PDF

**INC** [m] Increment data memory

说明: 将指定数据存储器的内容加1。

运算过程: [m] ← [m]+1

影响标志位: Z

**INCA** [m] Increment data memory and place result in the accumulator

说明: 将指定数据存储器的内容加 1,结果存放回累加器并保持指定的数据存储器内

容不变。

运算过程: ACC ← [m]+1

影响标志位: Z

JMP addr Directly jump

说明: 程序计数器的内容无条件地由被指定的地址取代,程序由新的地址继续执行。

当新的地 址被加载时,必须插入一个空指令周期,所以此指令为2个周期的指

令。

运算过程: PC ← addr

影响标志位: 无

**MOV** A, [m] Move data memory to the accumulator

说明: 将指定数据存储器的内容复制到累加器。

运算过程: ACC ← [m]

影响标志位: 无

**MOV** A, x Move immediate data to the accumulator

说明: 将8位立即数载入累加器。

运算过程:  $ACC \leftarrow x$ 

影响标志位: 无

MOV [m], A Move the accumulator data to memory

说明: 将累加器的内容复制到指定的数据存储器。

运算过程: [m] ← ACC

影响标志位: 无

**NOP** No operation

说明: 空操作,顺序执行下一条指令。

运算过程: PC ← PC+1

影响标志位: 无

OR A, [m] Logical OR accumulator with data memory

说明: 将累加器中的数据和指定的数据存储器内容逻辑或,结果存放到累加器。

运算过程: ACC←ACC "OR" [m]

影响标志位: Z

**OR** A, x Logical OR immediate data to the accumulator

说明: 将累加器中的数据和立即数逻辑或,结果存放到累加器。

Rev.1.70 1392023-04-21



运算过程: ACC←ACC "OR" x

影响标志位: Z

**ORM** A, [m] Logical OR data memory with accumulator

说明: 将存在指定数据存储器中的数据和累加器逻辑或,结果放到数据存储器。

运算过程: [m]←ACC "OR" [m]

影响标志位: Z

**RET** Return from subroutine

说明: 将堆栈寄存器中的程序计数器值恢复,程序由取回的地址继续执行。

运算过程: PC ← Stack

影响标志位: 无

**RET A, x** Return and place immediate data in the accumulator

说明: 将堆栈寄存器中的程序计数器值恢复且累加器载入指定的立即数,程序由取回

的地址继续执行。

运算过程: PC ← Stack

 $ACC \leftarrow x$ 

影响标志位: 无

**RETI** Return from interrupt

说明: 将堆栈寄存器中的程序计数器值恢复且中断功能通过设置 EMI 位重新使能。

EMI 是控制中断使能的主控制位。如果在执行 RETI 指令之前还有中断未被相

应,则这个中断将在返回主程序之前被相应。

运算过程: PC ← Stack

EMI **←** 1

影响标志位: 无

RL [m] Rotate data memory left

说明: 将指定数据存储器的内容左移 1 位,且第 7 位移到第 0 位。

运算过程: [m].(i+1) ←[m].i (i=0~6)

 $[m].0 \leftarrow [m].7$ 

影响标志位: 无

**RLA** [m] Rotate data memory left and place result in the accumulator

说明: 将指定数据存储器的内容左移 1 位,且第 7 位移到第 0 位,结果送到累加器,

而指定数据存储器的内容保持不变。

运算过程: ACC.(i+1) ←[m].i (i=0~6)

 $ACC.0 \leftarrow [m].7$ 

影响标志位: 无

RLC [m] Rotate data memory left through carry

说明: 将指定数据存储器的内容连同进位标志左移 1 位,第 7 位取代进位标志且原本

的进位标志移到第0位。

运算过程: [m].(i+1) ←[m].i (i=0~6)

[m].0 **←**C

 $C \leftarrow [m].7$ 

影响标志位: C

**RLCA** [m] Rotate left through carry and place result in the accumulator

说明: 将指定数据存储器的内容连同进位标志左移1位,第7位取代进位标志且原本

的进位标志移到第0位,移位结果送回累加器,但是指定数据寄存器的内容保持

Rev.1.70 1402023-04-21



不变。

运算过程: ACC.(i+1) ←[m].i (i=0~6)

ACC.0 **←**C

 $C \leftarrow [m].7$ 

影响标志位:

RR [m] Rotate data memory right

说明: 将指定数据存储器的内容循环右移 1 位且第 0 位移到第 7 位。

运算过程: [m].i ←[m].(i+1) (i=0~6)

 $[m].7 \leftarrow [m].0$ ,

影响标志位: 无

RRA [m] Rotate right and place result in the accumulator

说明: 将指定数据存储器的内容循环右移 1 位,第 0 位移到第 7 位,移位结果存放到

累加器,而指定数据存储器的内容保持不变。

运算过程: ACC.i ←[m].(i+1) (i=0~6)

ACC.7  $\leftarrow$  [m].0

影响标志位: 无

RRC [m] Rotate data memory right through carry

说明: 将指定数据存储器的内容连同进位标志右移 1 位,第 0 位取代进位标志且原本

的进位标志移到第7位。

运算过程: [m].i ←[m].(i+1) (i=0~6)

[m].  $7 \leftarrow C$  $C \leftarrow [m].0$ 

影响标志位: C

RRCA [m] Rotate right through carry and place result in the accumulator

说明: 将指定数据存储器的内容连同进位标志右移 1 位,第 0 位取代进位标志且原本

的进位标志移到第7位,移位结果送回累加器,但是指定数据寄存器的内容保持

不变。

运算过程: ACC.i ←[m].(i+1) (i=0~6)

ACC.7  $\leftarrow$  C  $\leftarrow$  [m].0

影响标志位: C

**SBC** A,[m] Subtract data memory and carry from the accumulator

说明: 将累加器减去指定数据存储器的内容以及进位标志的反,结果存放到累加器。

如果结果为负, C 标志位清除为 0, 反之结果为正或 0, C 标志位设置为 1。

运算过程:  $ACC \leftarrow ACC - [m] - \overline{C}$  影响标志位:  $OV \setminus Z \setminus AC \setminus C$ 

SBCM A,[m] Subtract data memory and carry from the accumulator

说明: 将累加器减去指定数据存储器的内容以及进位标志的反,结果存放到数据存储

器。如果结果为负, C 标志位清除为 0, 反之结果为正或 0, C 标志位设置为 1。

运算过程:  $[m] \leftarrow ACC - [m] - C$  影响标志位:  $OV \setminus Z \setminus AC \setminus C$ 

Rev.1.70 1412023-04-21



**SDZ** [m] Skip if decrement data memory is 0

说明: 将指定的数据存储器的内容减1,判断是否为0,若为0则跳过下一条指令,由

于取得下一个指令时会要求插入一个空指令周期,所以此指令为2个周期的指

令。如果结果不为0,则程序继续执行下一条指令。

运算过程: [m] ← [m] -1, 如果[m]=0 跳过下一条指令执行

影响标志位: 无

Rev.1.70 1422023-04-21



**SDZA** [m] Decrement data memory and place result in ACC, skip if 0

说明: 将指定数据存储器内容减1,判断是否为0,如果为0则跳过下一条指令,此结

果将存放到累加器,但指定数据存储器内容不变。由于取得下一个指令时会要求插入一个空指令周期,所以此指令为2个周期的指令。如果结果不为0,则

程序继续执行下一条指令。

运算过程:  $ACC \leftarrow [m]-1$ , 如果 ACC=0 跳过下一条指令执行

影响标志位: 无

**SET** [m] Set data memory

说明: 将指定数据存储器的每一位设置为1。

运算过程: [m] ← FFH

影响标志位: 无

**SET** [m].i Set bit of data memory

说明: 将指定数据存储器的第i位设置为1。

运算过程: [m].i **←**1 影响标志位: 无

**SIZ** [m] Skip if increment data memory is 0

说明: 将指定的数据存储器的内容加1,判断是否为0,若为0则跳过下一条指令。由

于取得下一个指令时会要求插入一个空指令周期,所以此指令为2个周期的指

令。如果结果不为0,则程序继续执行下一条指令。

运算过程:  $[m] \leftarrow [m]+1$ ,如果[m]=0跳过下一条指令执行

影响标志位: 无

**SIZA** [m] Increment data memory and place result in ACC, skip if 0

说明: 将指定数据存储器的内容加1,判断是否为0,如果为0则跳过下一条指令,此

结果会被存放到累加器,但是指定数据存储器的内容不变。由于取得下一个指令时会要求插入一个空指令周期,所以此指令为2个周期的指令。如果结果不

为0,则程序继续执行下一条指令。

运算过程:  $ACC \leftarrow [m]+1$ , 如果 ACC=0 跳过下一条指令执行

影响标志位: 无

**SNZ** [m]. i Skip if bit I of the data memory is not 0

说明: 判断指定数据存储器的第 i 位, 若不为 0, 则程序跳过下一条指令执行。由于取

得下一个指令时会要求插入一个空指令周期,所以此指令为2个周期的指令。

如果结果为0,则程序继续执行下一条指令。

运算过程: 如果[m].i≠0, 跳过下一条指令执行

影响标志位: 无

**SUB** A, [m] Subtract data memory from the accumulator

说明: 将累加器的内容减去指定的数据存储器的数据,把结果存放到累加器。如果结

果为负, C标志位清除为0,反之结果为正或0,C标志位设置为1。

运算过程: ACC←ACC-[m] 影响标志位: OV、Z、AC、C

**SUBM** A, [m] Subtract data memory from the accumulator

说明: 将累加器的内容减去指定数据存储器的数据,结果存放到指定的数据存储器。

如果结果为负, C标志位清除为0, 反之结果为正或0, C标志位设置为1。

Rev.1.70 1432023-04-21



运算过程:  $[m] \leftarrow ACC - [m]$  影响标志位:  $OV \setminus Z \setminus AC \setminus C$ 

**SUB** A, x Subtract immediate data from the accumulator

说明: 将累加器的内容减去立即数,结果存放到累加器。如果结果为负, C 标志位清

除为 0, 反之结果为正或 0, C 标志位设置为 1。

运算过程: ACC←ACC-x 影响标志位: OV、Z、AC、C

**SWAP** [m] Swap nibbles within the data memory

说明: 将指定数据存储器的低 4 位和高 4 位互相交换。

运算过程: [m].3~[m].0 ↔ [m].7~[m].4

影响标志位: 无

**SWAPA** [m] Swap data memory and place result in the accumulator

说明: 将指定数据存储器的低 4 位和高 4 位互相交换,再将结果存放到累加器且指定

数据寄存器的数据保持不变。

运算过程: ACC.3~ACC.0← [m].7~[m].4

ACC.7~ACC.4← [m].3~[m].0

影响标志位: 无

**SZ** [m] Skip if data memory is 0

说明: 判断指定数据存储器的内容是否为 0, 若为 0, 则程序跳过下一条指令执行。由

于取得下一个指令时会要求插入一个空指令周期, 所以此指令为 2 个周期的指

令。如果结果不为0,则程序继续执行下一条指令。

运算过程: 如果[m] = 0, 跳过下一条指令执行

影响标志位: 无

**SZA** [m] Move data memory to ACC, skip if 0

说明: 将指定数据存储器内容复制到累加器,并判断指定数据存储器的内容是否为0,

若为0则跳过下一条指令。由于取得下一个指令时会要求插入一个空指令周期, 所以此指令为2个周期的指令。如果结果不为0,则程序继续执行下一条指令。

运算过程:  $ACC \leftarrow [m]$ , 如果[m] = 0, 跳过下一条指令执行

影响标志位: 无

SZ [m]. i Skip if bit I of the data memory is 0

说明: 判断指定数据存储器的第 i 位是否为 0, 若为 0, 则跳过下一条指令。由于取得

下一个指令时会要求插入一个空指令周期,所以此指令为2个周期的指令。如

果结果不为0,则程序继续执行下一条指令。

运算过程: 如果[m].i=0, 跳过下一条指令执行

影响标志位: 无

**TABRD** [m] Move the ROM code(current page) to TBLH and data memory

说明: 将表格指针 TBLP 所指的程序代码低字节(当前页)移至指定的数据存储器且

将高字节移至 TBLH。

运算过程: [m] ←程序代码(低字节)

TBLH←程序代码(高字节)

影响标志位: 无

**TABRDL** [m] Move the ROM code(last page) to TBLH and data memory

说明: 将表格指针 TBLP 所指的程序代码低字节(最后一页)移至指定的数据存储器

Rev.1.70 1442023-04-21



且将高字节移至 TBLH。

运算过程: [m] ←程序代码(低字节)

TBLH←程序代码(高字节)

影响标志位: 无

**XORA**, [m] Logical XOR accumulator with data memory

说明: 将累加器的数据和指定的数据存储器内容逻辑异或,结果存放到累加器。

运算过程: ACC←ACC "XOR" [m]

影响标志位: Z

**XORM** A, [m] Logical XOR data memory with accumulator

说明: 将累加器的数据和指定的数据存储器内容逻辑异或,结果放到数

据存储器。

运算过程: [m]←ACC "XOR" [m]

影响标志位: Z

**XOR** A, x Logical XOR immediate data to the accumulator

说明: 将累加器的数据与立即数逻辑异或,结果存放到累加器。

运算过程: ACC←ACC "XOR" x


影响标志位: Z

Rev.1.70 1452023-04-21



# 封装信息

# 10-pin MSOP 外形尺寸




符号	尺寸(单位: inch)		
10 <del>5</del>	最小	正常	最大
A	_	_	0.043
A1	0.000	_	0.006
A2	0.030	0.033	0.037
В	0.007	_	0.011
С	_	_	0.010
D	_	0.118	_
Е	_	0.193	_
E1	_	0.118	_
e	_	0.020	_
L	0.016	0.024	0.031
L1	_	0.037	_
θ	0°		8°


符号	尺寸(单位: mm)		
म क	最小	正常	最大
A	_	_	1.10
A1	0.00	_	0.15
A2	0.75	0.85	0.95
В	0.17	_	0.27
С	_	_	0.25
D	_	3.00	_
Е	_	4.90	_
E1	_	3.00	_
e	_	0.50	_
L	0.40	0.60	0.80
L1	_	0.95	_
θ	0°	_	8°

Rev.1.70 1462023-04-21



# 16-pin NSOP (150mil)外形尺寸







#### • MS-012

符号	尺寸(单位: inch)		
	最小	正常	最大
A	0.228	_	0.244
В	0.150	_	0.157
C	0.012		0.020
C'	0.386	_	0.394
D	_	_	0.069
Е	_	0.050	—
F	0.004	_	0.010
G	0.016	_	0.050
Н	0.007	_	0.010
α	0°	_	8°

<i>⁄</i> 5⁄7: □.	尺寸(单位: mm)		
符号	最小	正常	最大
A	5.79	_	6.20
В	3.81	_	3.99
С	0.30	_	0.51
C'	9.80	_	10.01
D	_	_	1.75
Е	_	1.27	_
F	0.10	_	0.25
G	0.41	_	1.27
Н	0.18		0.25
α	0°	_	8°

Rev.1.70 1472023-04-21



### Copyright $^{\!0}$ 2023 by HOLTEK SEMICONDUCTOR INC. All Rights Reserved.

本文件出版时HOLTEK已针对所载信息为合理注意,但不保证信息准确无误。文中提到的信息仅是提供作为参考,且可能被更新取代。HOLTEK不担保任何明示、默示或法定的,包括但不限于适合商品化、令人满意的质量、规格、特性、功能与特定用途、不侵害第三方权利等保证责任。HOLTEK就文中提到的信息及该信息之应用,不承担任何法律责任。此外,HOLTEK并不推荐将HOLTEK的产品使用在会由于故障或其他原因而可能会对人身安全造成危害的地方。HOLTEK并不推荐将HOLTEK的产品使用于救生、维生或安全关键零部件。在救生/维生或安全应用中使用HOLTEK产品的风险完全由买方承担,如因该等使用导致HOLTEK遭受损害、索赔、诉讼或产生费用,买方同意出面进行辩护、赔偿并使HOLTEK免受损害。HOLTEK(及其授权方,如适用)拥有本文件所提供信息(包括但不限于内容、数据、示例、材料、图形、商标)的知识产权,且该信息受著作权法和其他知识产权法的保护。HOLTEK在此并未明示或暗示授予任何知识产权。HOLTEK拥有不事先通知而修改本文件所载信息的权利。如欲取得最新的信息,请与我们联系。

Rev.1.70 1482023-04-21